git.sur5r.net Git - freertos/blob

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2010 - 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xiicps_hw.h
  36 *
  37 * This header file contains the hardware definition for an IIC device.
  38 * It includes register definitions and interface functions to read/write
  39 * the registers.
  40 *
  41 * <pre>
  42 * MODIFICATION HISTORY:
  43 *
  44 * Ver   Who     Date     Changes
  45 * ----- ------  -------- -----------------------------------------------
  46 * 1.00a drg/jz  01/30/10 First release
  47 * 1.04a kpc             11/07/13 Added function prototype.
  48 * 3.0   sk              11/03/14 Modified the TimeOut Register value to 0xFF
  49 *                               01/31/15 Modified the code according to MISRAC 2012 Compliant.
  50 * </pre>
  51 *
  52 ******************************************************************************/
  53 #ifndef XIICPS_HW_H             /* prevent circular inclusions */
  54 #define XIICPS_HW_H             /* by using protection macros */
  55
  56 #ifdef __cplusplus
  57 extern "C" {
  58 #endif
  59
  60 /***************************** Include Files *********************************/
  61
  62 #include "xil_types.h"
  63 #include "xil_assert.h"
  64 #include "xil_io.h"
  65
  66 /************************** Constant Definitions *****************************/
  67
  68 /** @name Register Map
  69  *
  70  * Register offsets for the IIC.
  71  * @{
  72  */
  73 #define XIICPS_CR_OFFSET                        0x00U  /**< 32-bit Control */
  74 #define XIICPS_SR_OFFSET                        0x04U  /**< Status */
  75 #define XIICPS_ADDR_OFFSET                      0x08U  /**< IIC Address */
  76 #define XIICPS_DATA_OFFSET                      0x0CU  /**< IIC FIFO Data */
  77 #define XIICPS_ISR_OFFSET                       0x10U  /**< Interrupt Status */
  78 #define XIICPS_TRANS_SIZE_OFFSET        0x14U  /**< Transfer Size */
  79 #define XIICPS_SLV_PAUSE_OFFSET         0x18U  /**< Slave monitor pause */
  80 #define XIICPS_TIME_OUT_OFFSET          0x1CU  /**< Time Out */
  81 #define XIICPS_IMR_OFFSET                       0x20U  /**< Interrupt Enabled Mask */
  82 #define XIICPS_IER_OFFSET                       0x24U  /**< Interrupt Enable */
  83 #define XIICPS_IDR_OFFSET                       0x28U  /**< Interrupt Disable */
  84 /* @} */
  85
  86 /** @name Control Register
  87  *
  88  * This register contains various control bits that
  89  * affects the operation of the IIC controller. Read/Write.
  90  * @{
  91  */
  92
  93 #define XIICPS_CR_DIV_A_MASK    0x0000C000U /**< Clock Divisor A */
  94 #define XIICPS_CR_DIV_A_SHIFT                   14U /**< Clock Divisor A shift */
  95 #define XIICPS_DIV_A_MAX                                 4U /**< Maximum value of Divisor A */
  96 #define XIICPS_CR_DIV_B_MASK    0x00003F00U /**< Clock Divisor B */
  97 #define XIICPS_CR_DIV_B_SHIFT                    8U /**< Clock Divisor B shift */
  98 #define XIICPS_CR_CLR_FIFO_MASK 0x00000040U /**< Clear FIFO, auto clears*/
  99 #define XIICPS_CR_SLVMON_MASK   0x00000020U /**< Slave monitor mode */
 100 #define XIICPS_CR_HOLD_MASK             0x00000010U /**<  Hold bus 1=Hold scl,
 101                                                                                                 0=terminate transfer */
 102 #define XIICPS_CR_ACKEN_MASK    0x00000008U /**< Enable TX of ACK when
 103                                                                                                 Master receiver*/
 104 #define XIICPS_CR_NEA_MASK              0x00000004U /**< Addressing Mode 1=7 bit,
 105                                                                                                 0=10 bit */
 106 #define XIICPS_CR_MS_MASK               0x00000002U /**< Master mode bit 1=Master,
 107                                                                                                 0=Slave */
 108 #define XIICPS_CR_RD_WR_MASK    0x00000001U /**< Read or Write Master
 109                                                                                                 transfer  0=Transmitter,
 110                                                                                                 1=Receiver*/
 111 #define XIICPS_CR_RESET_VALUE                    0U /**< Reset value of the Control
 112                                                                                                 register */
 113 /* @} */
 114
 115 /** @name IIC Status Register
 116  *
 117  * This register is used to indicate status of the IIC controller. Read only
 118  * @{
 119  */
 120 #define XIICPS_SR_BA_MASK               0x00000100U  /**< Bus Active Mask */
 121 #define XIICPS_SR_RXOVF_MASK    0x00000080U  /**< Receiver Overflow Mask */
 122 #define XIICPS_SR_TXDV_MASK             0x00000040U  /**< Transmit Data Valid Mask */
 123 #define XIICPS_SR_RXDV_MASK             0x00000020U  /**< Receiver Data Valid Mask */
 124 #define XIICPS_SR_RXRW_MASK             0x00000008U  /**< Receive read/write Mask */
 125 /* @} */
 126
 127 /** @name IIC Address Register
 128  *
 129  * Normal addressing mode uses add[6:0]. Extended addressing mode uses add[9:0].
 130  * A write access to this register always initiates a transfer if the IIC is in
 131  * master mode. Read/Write
 132  * @{
 133  */
 134 #define XIICPS_ADDR_MASK        0x000003FF  /**< IIC Address Mask */
 135 /* @} */
 136
 137 /** @name IIC Data Register
 138  *
 139  * When written to, the data register sets data to transmit. When read from, the
 140  * data register reads the last received byte of data. Read/Write
 141  * @{
 142  */
 143 #define XIICPS_DATA_MASK        0x000000FF  /**< IIC Data Mask */
 144 /* @} */
 145
 146 /** @name IIC Interrupt Registers
 147  *
 148  * <b>IIC Interrupt Status Register</b>
 149  *
 150  * This register holds the interrupt status flags for the IIC controller. Some
 151  * of the flags are level triggered
 152  * - i.e. are set as long as the interrupt condition exists.  Other flags are
 153  *   edge triggered, which means they are set one the interrupt condition occurs
 154  *   then remain set until they are cleared by software.
 155  *   The interrupts are cleared by writing a one to the interrupt bit position
 156  *   in the Interrupt Status Register. Read/Write.
 157  *
 158  * <b>IIC Interrupt Enable Register</b>
 159  *
 160  * This register is used to enable interrupt sources for the IIC controller.
 161  * Writing a '1' to a bit in this register clears the corresponding bit in the
 162  * IIC Interrupt Mask register.  Write only.
 163  *
 164  * <b>IIC Interrupt Disable Register </b>
 165  *
 166  * This register is used to disable interrupt sources for the IIC controller.
 167  * Writing a '1' to a bit in this register sets the corresponding bit in the
 168  * IIC Interrupt Mask register. Write only.
 169  *
 170  * <b>IIC Interrupt Mask Register</b>
 171  *
 172  * This register shows the enabled/disabled status of each IIC controller
 173  * interrupt source. A bit set to 1 will ignore the corresponding interrupt in
 174  * the status register. A bit set to 0 means the interrupt is enabled.
 175  * All mask bits are set and all interrupts are disabled after reset. Read only.
 176  *
 177  * All four registers have the same bit definitions. They are only defined once
 178  * for each of the Interrupt Enable Register, Interrupt Disable Register,
 179  * Interrupt Mask Register, and Interrupt Status Register
 180  * @{
 181  */
 182
 183 #define XIICPS_IXR_ARB_LOST_MASK  0x00000200U    /**< Arbitration Lost Interrupt
 184                                                                                                         mask */
 185 #define XIICPS_IXR_RX_UNF_MASK    0x00000080U    /**< FIFO Recieve Underflow
 186                                                                                                         Interrupt mask */
 187 #define XIICPS_IXR_TX_OVR_MASK    0x00000040U    /**< Transmit Overflow
 188                                                                                                         Interrupt mask */
 189 #define XIICPS_IXR_RX_OVR_MASK    0x00000020U    /**< Receive Overflow Interrupt
 190                                                                                                         mask */
 191 #define XIICPS_IXR_SLV_RDY_MASK   0x00000010U    /**< Monitored Slave Ready
 192                                                                                                         Interrupt mask */
 193 #define XIICPS_IXR_TO_MASK        0x00000008U    /**< Transfer Time Out
 194                                                                                                         Interrupt mask */
 195 #define XIICPS_IXR_NACK_MASK      0x00000004U    /**< NACK Interrupt mask */
 196 #define XIICPS_IXR_DATA_MASK      0x00000002U    /**< Data Interrupt mask */
 197 #define XIICPS_IXR_COMP_MASK      0x00000001U    /**< Transfer Complete
 198                                                                                                         Interrupt mask */
 199 #define XIICPS_IXR_DEFAULT_MASK   0x000002FFU    /**< Default ISR Mask */
 200 #define XIICPS_IXR_ALL_INTR_MASK  0x000002FFU    /**< All ISR Mask */
 201 /* @} */
 202
 203
 204 /** @name IIC Transfer Size Register
 205 *
 206 * The register's meaning varies according to the operating mode as follows:
 207 *   - Master transmitter mode: number of data bytes still not transmitted minus
 208 *     one
 209 *   - Master receiver mode: number of data bytes that are still expected to be
 210 *     received
 211 *   - Slave transmitter mode: number of bytes remaining in the FIFO after the
 212 *     master terminates the transfer
 213 *   - Slave receiver mode: number of valid data bytes in the FIFO
 214 *
 215 * This register is cleared if CLR_FIFO bit in the control register is set.
 216 * Read/Write
 217 * @{
 218 */
 219 #define XIICPS_TRANS_SIZE_MASK  0x0000003F /**< IIC Transfer Size Mask */
 220 #define XIICPS_FIFO_DEPTH          16     /**< Number of bytes in the FIFO */
 221 #define XIICPS_DATA_INTR_DEPTH     14    /**< Number of bytes at DATA intr */
 222 /* @} */
 223
 224
 225 /** @name IIC Slave Monitor Pause Register
 226 *
 227 * This register is associated with the slave monitor mode of the I2C interface.
 228 * It is meaningful only when the module is in master mode and bit SLVMON in the
 229 * control register is set.
 230 *
 231 * This register defines the pause interval between consecutive attempts to
 232 * address the slave once a write to an I2C address register is done by the
 233 * host. It represents the number of sclk cycles minus one between two attempts.
 234 *
 235 * The reset value of the register is 0, which results in the master repeatedly
 236 * trying to access the slave immediately after unsuccessful attempt.
 237 * Read/Write
 238 * @{
 239 */
 240 #define XIICPS_SLV_PAUSE_MASK    0x0000000F  /**< Slave monitor pause mask */
 241 /* @} */
 242
 243
 244 /** @name IIC Time Out Register
 245 *
 246 * The value of time out register represents the time out interval in number of
 247 * sclk cycles minus one.
 248 *
 249 * When the accessed slave holds the sclk line low for longer than the time out
 250 * period, thus prohibiting the I2C interface in master mode to complete the
 251 * current transfer, an interrupt is generated and TO interrupt flag is set.
 252 *
 253 * The reset value of the register is 0x1f.
 254 * Read/Write
 255 * @{
 256  */
 257 #define XIICPS_TIME_OUT_MASK    0x000000FFU    /**< IIC Time Out mask */
 258 #define XIICPS_TO_RESET_VALUE   0x000000FFU    /**< IIC Time Out reset value */
 259 /* @} */
 260
 261 /**************************** Type Definitions *******************************/
 262
 263 /***************** Macros (Inline Functions) Definitions *********************/
 264
 265 #define XIicPs_In32 Xil_In32
 266 #define XIicPs_Out32 Xil_Out32
 267
 268 /****************************************************************************/
 269 /**
 270 * Read an IIC register.
 271 *
 272 * @param        BaseAddress contains the base address of the device.
 273 * @param        RegOffset contains the offset from the 1st register of the
 274 *               device to select the specific register.
 275 *
 276 * @return       The value read from the register.
 277 *
 278 * @note         C-Style signature:
 279 *               u32 XIicPs_ReadReg(u32 BaseAddress. int RegOffset)
 280 *
 281 ******************************************************************************/
 282 #define XIicPs_ReadReg(BaseAddress, RegOffset) \
 283         XIicPs_In32((BaseAddress) + (u32)(RegOffset))
 284
 285 /***************************************************************************/
 286 /**
 287 * Write an IIC register.
 288 *
 289 * @param        BaseAddress contains the base address of the device.
 290 * @param        RegOffset contains the offset from the 1st register of the
 291 *               device to select the specific register.
 292 * @param        RegisterValue is the value to be written to the register.
 293 *
 294 * @return       None.
 295 *
 296 * @note C-Style signature:
 297 *       void XIicPs_WriteReg(u32 BaseAddress, int RegOffset, u32 RegisterValue)
 298 *
 299 ******************************************************************************/
 300 #define XIicPs_WriteReg(BaseAddress, RegOffset, RegisterValue) \
 301         XIicPs_Out32((BaseAddress) + (u32)(RegOffset), (u32)(RegisterValue))
 302
 303 /***************************************************************************/
 304 /**
 305 * Read the interrupt enable register.
 306 *
 307 * @param        BaseAddress contains the base address of the device.
 308 *
 309 * @return       Current bit mask that represents currently enabled interrupts.
 310 *
 311 * @note         C-Style signature:
 312 *               u32 XIicPs_ReadIER(u32 BaseAddress)
 313 *
 314 ******************************************************************************/
 315 #define XIicPs_ReadIER(BaseAddress) \
 316         XIicPs_ReadReg((BaseAddress),  XIICPS_IER_OFFSET)
 317
 318 /***************************************************************************/
 319 /**
 320 * Write to the interrupt enable register.
 321 *
 322 * @param        BaseAddress contains the base address of the device.
 323 *
 324 * @param        IntrMask is the interrupts to be enabled.
 325 *
 326 * @return       None.
 327 *
 328 * @note C-Style signature:
 329 *       void XIicPs_EnabledInterrupts(u32 BaseAddress, u32 IntrMask)
 330 *
 331 ******************************************************************************/
 332 #define XIicPs_EnableInterrupts(BaseAddress, IntrMask) \
 333         XIicPs_WriteReg((BaseAddress), XIICPS_IER_OFFSET, (IntrMask))
 334
 335 /***************************************************************************/
 336 /**
 337 * Disable all interrupts.
 338 *
 339 * @param        BaseAddress contains the base address of the device.
 340 *
 341 * @return       None.
 342 *
 343 * @note         C-Style signature:
 344 *               void XIicPs_DisableAllInterrupts(u32 BaseAddress)
 345 *
 346 ******************************************************************************/
 347 #define XIicPs_DisableAllInterrupts(BaseAddress) \
 348         XIicPs_WriteReg((BaseAddress), XIICPS_IDR_OFFSET, \
 349                 XIICPS_IXR_ALL_INTR_MASK)
 350
 351 /***************************************************************************/
 352 /**
 353 * Disable selected interrupts.
 354 *
 355 * @param        BaseAddress contains the base address of the device.
 356 *
 357 * @param        IntrMask is the interrupts to be disabled.
 358 *
 359 * @return       None.
 360 *
 361 * @note         C-Style signature:
 362 *               void XIicPs_DisableInterrupts(u32 BaseAddress, u32 IntrMask)
 363 *
 364 ******************************************************************************/
 365 #define XIicPs_DisableInterrupts(BaseAddress, IntrMask) \
 366         XIicPs_WriteReg((BaseAddress), XIICPS_IDR_OFFSET, \
 367                 (IntrMask))
 368
 369 /************************** Variable Definitions *****************************/
 370
 371 /************************** Function Prototypes ******************************/
 372 /*
 373  * Perform reset operation to the I2c interface
 374  */
 375 void XIicPs_ResetHw(u32 BaseAddress);
 376 #ifdef __cplusplus
 377 }
 378 #endif
 379
 380 #endif /* end of protection macro */