git.sur5r.net Git - freertos/blob

   1 /*\r
   2  * FreeRTOS Kernel V10.2.1\r
   3  * Copyright (C) 2019 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 /*\r
  29  * The FreeRTOS kernel's RISC-V port is split between the the code that is\r
  30  * common across all currently supported RISC-V chips (implementations of the\r
  31  * RISC-V ISA), and code that tailors the port to a specific RISC-V chip:\r
  32  *\r
  33  * + FreeRTOS\Source\portable\GCC\RISC-V-RV32\portASM.S contains the code that\r
  34  *   is common to all currently supported RISC-V chips.  There is only one\r
  35  *   portASM.S file because the same file is built for all RISC-V target chips.\r
  36  *\r
  37  * + Header files called freertos_risc_v_chip_specific_extensions.h contain the\r
  38  *   code that tailors the FreeRTOS kernel's RISC-V port to a specific RISC-V\r
  39  *   chip.  There are multiple freertos_risc_v_chip_specific_extensions.h files\r
  40  *   as there are multiple RISC-V chip implementations.\r
  41  *\r
  42  * !!!NOTE!!!\r
  43  * TAKE CARE TO INCLUDE THE CORRECT freertos_risc_v_chip_specific_extensions.h\r
  44  * HEADER FILE FOR THE CHIP IN USE.  This is done using the assembler's (not the\r
  45  * compiler's!) include path.  For example, if the chip in use includes a core\r
  46  * local interrupter (CLINT) and does not include any chip specific register\r
  47  * extensions then add the path below to the assembler's include path:\r
  48  * FreeRTOS\Source\portable\GCC\RISC-V-RV32\chip_specific_extensions\RV32I_CLINT_no_extensions\r
  49  *\r
  50  */\r
  51 \r
  52 \r
  53 #ifndef __FREERTOS_RISC_V_EXTENSIONS_H__\r
  54 #define __FREERTOS_RISC_V_EXTENSIONS_H__\r
  55 \r
  56 #define portasmHAS_CLINT 1\r
  57 #define portasmADDITIONAL_CONTEXT_SIZE 0 /* Must be even number on 32-bit cores. */\r
  58 \r
  59 portasmSAVE_ADDITIONAL_REGISTERS MACRO\r
  60         /* No additional registers to save, so this macro does nothing. */\r
  61         ENDM\r
  62 \r
  63 /* Restore the additional registers found on the Pulpino. */\r
  64 portasmRESTORE_ADDITIONAL_REGISTERS MACRO\r
  65         /* No additional registers to restore, so this macro does nothing. */\r
  66         ENDM\r
  67 \r
  68 #endif /* __FREERTOS_RISC_V_EXTENSIONS_H__ */\r