git.sur5r.net Git - freertos/blob

   1 /******************************************************************************
   2 *
   3 * (c) Copyright 2009-2010 Xilinx, Inc. All rights reserved.
   4 *
   5 * This file contains confidential and proprietary information of Xilinx, Inc.
   6 * and is protected under U.S. and international copyright and other
   7 * intellectual property laws.
   8 *
   9 * DISCLAIMER
  10 * This disclaimer is not a license and does not grant any rights to the
  11 * materials distributed herewith. Except as otherwise provided in a valid
  12 * license issued to you by Xilinx, and to the maximum extent permitted by
  13 * applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL
  14 * FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS,
  15 * IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF
  16 * MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE;
  17 * and (2) Xilinx shall not be liable (whether in contract or tort, including
  18 * negligence, or under any other theory of liability) for any loss or damage
  19 * of any kind or nature related to, arising under or in connection with these
  20 * materials, including for any direct, or any indirect, special, incidental,
  21 * or consequential loss or damage (including loss of data, profits, goodwill,
  22 * or any type of loss or damage suffered as a result of any action brought by
  23 * a third party) even if such damage or loss was reasonably foreseeable or
  24 * Xilinx had been advised of the possibility of the same.
  25 *
  26 * CRITICAL APPLICATIONS
  27 * Xilinx products are not designed or intended to be fail-safe, or for use in
  28 * any application requiring fail-safe performance, such as life-support or
  29 * safety devices or systems, Class III medical devices, nuclear facilities,
  30 * applications related to the deployment of airbags, or any other applications
  31 * that could lead to death, personal injury, or severe property or
  32 * environmental damage (individually and collectively, "Critical
  33 * Applications"). Customer assumes the sole risk and liability of any use of
  34 * Xilinx products in Critical Applications, subject only to applicable laws
  35 * and regulations governing limitations on product liability.
  36 *
  37 * THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS PART OF THIS FILE
  38 * AT ALL TIMES.
  39 *
  40 ******************************************************************************/
  41 /*****************************************************************************/
  42 /**
  43 * @file cpu_init.s
  44 *
  45 * This file contains CPU specific initialization. Invoked from main CRT
  46 *
  47 * <pre>
  48 * MODIFICATION HISTORY:
  49 *
  50 * Ver   Who     Date     Changes
  51 * ----- ------- -------- ---------------------------------------------------
  52 * 1.00a ecm/sdm 10/20/09 Initial version
  53 * 3.04a sdm     01/02/12 Updated to clear cp15 regs with unknown reset values
  54 * </pre>
  55 *
  56 * @note
  57 *
  58 * None.
  59 *
  60 ******************************************************************************/
  61
  62         .text
  63         .global __cpu_init
  64         .align 2
  65 __cpu_init:
  66
  67 /* Clear cp15 regs with unknown reset values */
  68         mov     r0, #0x0
  69         mcr     p15, 0, r0, c5, c0, 0   /* DFSR */
  70         mcr     p15, 0, r0, c5, c0, 1   /* IFSR */
  71         mcr     p15, 0, r0, c6, c0, 0   /* DFAR */
  72         mcr     p15, 0, r0, c6, c0, 2   /* IFAR */
  73         mcr     p15, 0, r0, c9, c13, 2  /* PMXEVCNTR */
  74         mcr     p15, 0, r0, c13, c0, 2  /* TPIDRURW */
  75         mcr     p15, 0, r0, c13, c0, 3  /* TPIDRURO */
  76         mcr     p15, 5, r0, c15, c5, 2  /* Write Lockdown TLB VA */
  77
  78 /* Reset and start Cycle Counter */
  79         mov     r2, #0x80000000         /* clear overflow */
  80         mcr     p15, 0, r2, c9, c12, 3
  81         mov     r2, #0xd                /* D, C, E */
  82         mcr     p15, 0, r2, c9, c12, 0
  83         mov     r2, #0x80000000         /* enable cycle counter */
  84         mcr     p15, 0, r2, c9, c12, 1
  85
  86         bx      lr
  87
  88 .end