git.sur5r.net Git - freertos/blob

   1 /**************************************************************************//**\r
   2  * @file     core_cm0plus.h\r
   3  * @brief    CMSIS Cortex-M0+ Core Peripheral Access Layer Header File\r
   4  * @version  V5.0.6\r
   5  * @date     28. May 2018\r
   6  ******************************************************************************/\r
   7 /*\r
   8  * Copyright (c) 2009-2018 Arm Limited. All rights reserved.\r
   9  *\r
  10  * SPDX-License-Identifier: Apache-2.0\r
  11  *\r
  12  * Licensed under the Apache License, Version 2.0 (the License); you may\r
  13  * not use this file except in compliance with the License.\r
  14  * You may obtain a copy of the License at\r
  15  *\r
  16  * www.apache.org/licenses/LICENSE-2.0\r
  17  *\r
  18  * Unless required by applicable law or agreed to in writing, software\r
  19  * distributed under the License is distributed on an AS IS BASIS, WITHOUT\r
  20  * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r
  21  * See the License for the specific language governing permissions and\r
  22  * limitations under the License.\r
  23  */\r
  24 \r
  25 #if   defined ( __ICCARM__ )\r
  26   #pragma system_include         /* treat file as system include file for MISRA check */\r
  27 #elif defined (__clang__)\r
  28   #pragma clang system_header   /* treat file as system include file */\r
  29 #endif\r
  30 \r
  31 #ifndef __CORE_CM0PLUS_H_GENERIC\r
  32 #define __CORE_CM0PLUS_H_GENERIC\r
  33 \r
  34 #include <stdint.h>\r
  35 \r
  36 #ifdef __cplusplus\r
  37  extern "C" {\r
  38 #endif\r
  39 \r
  40 /**\r
  41   \page CMSIS_MISRA_Exceptions  MISRA-C:2004 Compliance Exceptions\r
  42   CMSIS violates the following MISRA-C:2004 rules:\r
  43 \r
  44    \li Required Rule 8.5, object/function definition in header file.<br>\r
  45      Function definitions in header files are used to allow 'inlining'.\r
  46 \r
  47    \li Required Rule 18.4, declaration of union type or object of union type: '{...}'.<br>\r
  48      Unions are used for effective representation of core registers.\r
  49 \r
  50    \li Advisory Rule 19.7, Function-like macro defined.<br>\r
  51      Function-like macros are used to allow more efficient code.\r
  52  */\r
  53 \r
  54 \r
  55 /*******************************************************************************\r
  56  *                 CMSIS definitions\r
  57  ******************************************************************************/\r
  58 /**\r
  59   \ingroup Cortex-M0+\r
  60   @{\r
  61  */\r
  62 \r
  63 #include "cmsis_version.h"\r
  64  \r
  65 /*  CMSIS CM0+ definitions */\r
  66 #define __CM0PLUS_CMSIS_VERSION_MAIN (__CM_CMSIS_VERSION_MAIN)                  /*!< \deprecated [31:16] CMSIS HAL main version */\r
  67 #define __CM0PLUS_CMSIS_VERSION_SUB  (__CM_CMSIS_VERSION_SUB)                   /*!< \deprecated [15:0]  CMSIS HAL sub version */\r
  68 #define __CM0PLUS_CMSIS_VERSION      ((__CM0PLUS_CMSIS_VERSION_MAIN << 16U) | \\r
  69                                        __CM0PLUS_CMSIS_VERSION_SUB           )  /*!< \deprecated CMSIS HAL version number */\r
  70 \r
  71 #define __CORTEX_M                   (0U)                                       /*!< Cortex-M Core */\r
  72 \r
  73 /** __FPU_USED indicates whether an FPU is used or not.\r
  74     This core does not support an FPU at all\r
  75 */\r
  76 #define __FPU_USED       0U\r
  77 \r
  78 #if defined ( __CC_ARM )\r
  79   #if defined __TARGET_FPU_VFP\r
  80     #error "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"\r
  81   #endif\r
  82 \r
  83 #elif defined (__ARMCC_VERSION) && (__ARMCC_VERSION >= 6010050)\r
  84   #if defined __ARM_PCS_VFP\r
  85     #error "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"\r
  86   #endif\r
  87 \r
  88 #elif defined ( __GNUC__ )\r
  89   #if defined (__VFP_FP__) && !defined(__SOFTFP__)\r
  90     #error "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"\r
  91   #endif\r
  92 \r
  93 #elif defined ( __ICCARM__ )\r
  94   #if defined __ARMVFP__\r
  95     #error "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"\r
  96   #endif\r
  97 \r
  98 #elif defined ( __TI_ARM__ )\r
  99   #if defined __TI_VFP_SUPPORT__\r
 100     #error "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"\r
 101   #endif\r
 102 \r
 103 #elif defined ( __TASKING__ )\r
 104   #if defined __FPU_VFP__\r
 105     #error "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"\r
 106   #endif\r
 107 \r
 108 #elif defined ( __CSMC__ )\r
 109   #if ( __CSMC__ & 0x400U)\r
 110     #error "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"\r
 111   #endif\r
 112 \r
 113 #endif\r
 114 \r
 115 #include "cmsis_compiler.h"               /* CMSIS compiler specific defines */\r
 116 \r
 117 \r
 118 #ifdef __cplusplus\r
 119 }\r
 120 #endif\r
 121 \r
 122 #endif /* __CORE_CM0PLUS_H_GENERIC */\r
 123 \r
 124 #ifndef __CMSIS_GENERIC\r
 125 \r
 126 #ifndef __CORE_CM0PLUS_H_DEPENDANT\r
 127 #define __CORE_CM0PLUS_H_DEPENDANT\r
 128 \r
 129 #ifdef __cplusplus\r
 130  extern "C" {\r
 131 #endif\r
 132 \r
 133 /* check device defines and use defaults */\r
 134 #if defined __CHECK_DEVICE_DEFINES\r
 135   #ifndef __CM0PLUS_REV\r
 136     #define __CM0PLUS_REV             0x0000U\r
 137     #warning "__CM0PLUS_REV not defined in device header file; using default!"\r
 138   #endif\r
 139 \r
 140   #ifndef __MPU_PRESENT\r
 141     #define __MPU_PRESENT             0U\r
 142     #warning "__MPU_PRESENT not defined in device header file; using default!"\r
 143   #endif\r
 144 \r
 145   #ifndef __VTOR_PRESENT\r
 146     #define __VTOR_PRESENT            0U\r
 147     #warning "__VTOR_PRESENT not defined in device header file; using default!"\r
 148   #endif\r
 149 \r
 150   #ifndef __NVIC_PRIO_BITS\r
 151     #define __NVIC_PRIO_BITS          2U\r
 152     #warning "__NVIC_PRIO_BITS not defined in device header file; using default!"\r
 153   #endif\r
 154 \r
 155   #ifndef __Vendor_SysTickConfig\r
 156     #define __Vendor_SysTickConfig    0U\r
 157     #warning "__Vendor_SysTickConfig not defined in device header file; using default!"\r
 158   #endif\r
 159 #endif\r
 160 \r
 161 /* IO definitions (access restrictions to peripheral registers) */\r
 162 /**\r
 163     \defgroup CMSIS_glob_defs CMSIS Global Defines\r
 164 \r
 165     <strong>IO Type Qualifiers</strong> are used\r
 166     \li to specify the access to peripheral variables.\r
 167     \li for automatic generation of peripheral register debug information.\r
 168 */\r
 169 #ifdef __cplusplus\r
 170   #define   __I     volatile             /*!< Defines 'read only' permissions */\r
 171 #else\r
 172   #define   __I     volatile const       /*!< Defines 'read only' permissions */\r
 173 #endif\r
 174 #define     __O     volatile             /*!< Defines 'write only' permissions */\r
 175 #define     __IO    volatile             /*!< Defines 'read / write' permissions */\r
 176 \r
 177 /* following defines should be used for structure members */\r
 178 #define     __IM     volatile const      /*! Defines 'read only' structure member permissions */\r
 179 #define     __OM     volatile            /*! Defines 'write only' structure member permissions */\r
 180 #define     __IOM    volatile            /*! Defines 'read / write' structure member permissions */\r
 181 \r
 182 /*@} end of group Cortex-M0+ */\r
 183 \r
 184 \r
 185 \r
 186 /*******************************************************************************\r
 187  *                 Register Abstraction\r
 188   Core Register contain:\r
 189   - Core Register\r
 190   - Core NVIC Register\r
 191   - Core SCB Register\r
 192   - Core SysTick Register\r
 193   - Core MPU Register\r
 194  ******************************************************************************/\r
 195 /**\r
 196   \defgroup CMSIS_core_register Defines and Type Definitions\r
 197   \brief Type definitions and defines for Cortex-M processor based devices.\r
 198 */\r
 199 \r
 200 /**\r
 201   \ingroup    CMSIS_core_register\r
 202   \defgroup   CMSIS_CORE  Status and Control Registers\r
 203   \brief      Core Register type definitions.\r
 204   @{\r
 205  */\r
 206 \r
 207 /**\r
 208   \brief  Union type to access the Application Program Status Register (APSR).\r
 209  */\r
 210 typedef union\r
 211 {\r
 212   struct\r
 213   {\r
 214     uint32_t _reserved0:28;              /*!< bit:  0..27  Reserved */\r
 215     uint32_t V:1;                        /*!< bit:     28  Overflow condition code flag */\r
 216     uint32_t C:1;                        /*!< bit:     29  Carry condition code flag */\r
 217     uint32_t Z:1;                        /*!< bit:     30  Zero condition code flag */\r
 218     uint32_t N:1;                        /*!< bit:     31  Negative condition code flag */\r
 219   } b;                                   /*!< Structure used for bit  access */\r
 220   uint32_t w;                            /*!< Type      used for word access */\r
 221 } APSR_Type;\r
 222 \r
 223 /* APSR Register Definitions */\r
 224 #define APSR_N_Pos                         31U                                            /*!< APSR: N Position */\r
 225 #define APSR_N_Msk                         (1UL << APSR_N_Pos)                            /*!< APSR: N Mask */\r
 226 \r
 227 #define APSR_Z_Pos                         30U                                            /*!< APSR: Z Position */\r
 228 #define APSR_Z_Msk                         (1UL << APSR_Z_Pos)                            /*!< APSR: Z Mask */\r
 229 \r
 230 #define APSR_C_Pos                         29U                                            /*!< APSR: C Position */\r
 231 #define APSR_C_Msk                         (1UL << APSR_C_Pos)                            /*!< APSR: C Mask */\r
 232 \r
 233 #define APSR_V_Pos                         28U                                            /*!< APSR: V Position */\r
 234 #define APSR_V_Msk                         (1UL << APSR_V_Pos)                            /*!< APSR: V Mask */\r
 235 \r
 236 \r
 237 /**\r
 238   \brief  Union type to access the Interrupt Program Status Register (IPSR).\r
 239  */\r
 240 typedef union\r
 241 {\r
 242   struct\r
 243   {\r
 244     uint32_t ISR:9;                      /*!< bit:  0.. 8  Exception number */\r
 245     uint32_t _reserved0:23;              /*!< bit:  9..31  Reserved */\r
 246   } b;                                   /*!< Structure used for bit  access */\r
 247   uint32_t w;                            /*!< Type      used for word access */\r
 248 } IPSR_Type;\r
 249 \r
 250 /* IPSR Register Definitions */\r
 251 #define IPSR_ISR_Pos                        0U                                            /*!< IPSR: ISR Position */\r
 252 #define IPSR_ISR_Msk                       (0x1FFUL /*<< IPSR_ISR_Pos*/)                  /*!< IPSR: ISR Mask */\r
 253 \r
 254 \r
 255 /**\r
 256   \brief  Union type to access the Special-Purpose Program Status Registers (xPSR).\r
 257  */\r
 258 typedef union\r
 259 {\r
 260   struct\r
 261   {\r
 262     uint32_t ISR:9;                      /*!< bit:  0.. 8  Exception number */\r
 263     uint32_t _reserved0:15;              /*!< bit:  9..23  Reserved */\r
 264     uint32_t T:1;                        /*!< bit:     24  Thumb bit        (read 0) */\r
 265     uint32_t _reserved1:3;               /*!< bit: 25..27  Reserved */\r
 266     uint32_t V:1;                        /*!< bit:     28  Overflow condition code flag */\r
 267     uint32_t C:1;                        /*!< bit:     29  Carry condition code flag */\r
 268     uint32_t Z:1;                        /*!< bit:     30  Zero condition code flag */\r
 269     uint32_t N:1;                        /*!< bit:     31  Negative condition code flag */\r
 270   } b;                                   /*!< Structure used for bit  access */\r
 271   uint32_t w;                            /*!< Type      used for word access */\r
 272 } xPSR_Type;\r
 273 \r
 274 /* xPSR Register Definitions */\r
 275 #define xPSR_N_Pos                         31U                                            /*!< xPSR: N Position */\r
 276 #define xPSR_N_Msk                         (1UL << xPSR_N_Pos)                            /*!< xPSR: N Mask */\r
 277 \r
 278 #define xPSR_Z_Pos                         30U                                            /*!< xPSR: Z Position */\r
 279 #define xPSR_Z_Msk                         (1UL << xPSR_Z_Pos)                            /*!< xPSR: Z Mask */\r
 280 \r
 281 #define xPSR_C_Pos                         29U                                            /*!< xPSR: C Position */\r
 282 #define xPSR_C_Msk                         (1UL << xPSR_C_Pos)                            /*!< xPSR: C Mask */\r
 283 \r
 284 #define xPSR_V_Pos                         28U                                            /*!< xPSR: V Position */\r
 285 #define xPSR_V_Msk                         (1UL << xPSR_V_Pos)                            /*!< xPSR: V Mask */\r
 286 \r
 287 #define xPSR_T_Pos                         24U                                            /*!< xPSR: T Position */\r
 288 #define xPSR_T_Msk                         (1UL << xPSR_T_Pos)                            /*!< xPSR: T Mask */\r
 289 \r
 290 #define xPSR_ISR_Pos                        0U                                            /*!< xPSR: ISR Position */\r
 291 #define xPSR_ISR_Msk                       (0x1FFUL /*<< xPSR_ISR_Pos*/)                  /*!< xPSR: ISR Mask */\r
 292 \r
 293 \r
 294 /**\r
 295   \brief  Union type to access the Control Registers (CONTROL).\r
 296  */\r
 297 typedef union\r
 298 {\r
 299   struct\r
 300   {\r
 301     uint32_t nPRIV:1;                    /*!< bit:      0  Execution privilege in Thread mode */\r
 302     uint32_t SPSEL:1;                    /*!< bit:      1  Stack to be used */\r
 303     uint32_t _reserved1:30;              /*!< bit:  2..31  Reserved */\r
 304   } b;                                   /*!< Structure used for bit  access */\r
 305   uint32_t w;                            /*!< Type      used for word access */\r
 306 } CONTROL_Type;\r
 307 \r
 308 /* CONTROL Register Definitions */\r
 309 #define CONTROL_SPSEL_Pos                   1U                                            /*!< CONTROL: SPSEL Position */\r
 310 #define CONTROL_SPSEL_Msk                  (1UL << CONTROL_SPSEL_Pos)                     /*!< CONTROL: SPSEL Mask */\r
 311 \r
 312 #define CONTROL_nPRIV_Pos                   0U                                            /*!< CONTROL: nPRIV Position */\r
 313 #define CONTROL_nPRIV_Msk                  (1UL /*<< CONTROL_nPRIV_Pos*/)                 /*!< CONTROL: nPRIV Mask */\r
 314 \r
 315 /*@} end of group CMSIS_CORE */\r
 316 \r
 317 \r
 318 /**\r
 319   \ingroup    CMSIS_core_register\r
 320   \defgroup   CMSIS_NVIC  Nested Vectored Interrupt Controller (NVIC)\r
 321   \brief      Type definitions for the NVIC Registers\r
 322   @{\r
 323  */\r
 324 \r
 325 /**\r
 326   \brief  Structure type to access the Nested Vectored Interrupt Controller (NVIC).\r
 327  */\r
 328 typedef struct\r
 329 {\r
 330   __IOM uint32_t ISER[1U];               /*!< Offset: 0x000 (R/W)  Interrupt Set Enable Register */\r
 331         uint32_t RESERVED0[31U];\r
 332   __IOM uint32_t ICER[1U];               /*!< Offset: 0x080 (R/W)  Interrupt Clear Enable Register */\r
 333         uint32_t RSERVED1[31U];\r
 334   __IOM uint32_t ISPR[1U];               /*!< Offset: 0x100 (R/W)  Interrupt Set Pending Register */\r
 335         uint32_t RESERVED2[31U];\r
 336   __IOM uint32_t ICPR[1U];               /*!< Offset: 0x180 (R/W)  Interrupt Clear Pending Register */\r
 337         uint32_t RESERVED3[31U];\r
 338         uint32_t RESERVED4[64U];\r
 339   __IOM uint32_t IP[8U];                 /*!< Offset: 0x300 (R/W)  Interrupt Priority Register */\r
 340 }  NVIC_Type;\r
 341 \r
 342 /*@} end of group CMSIS_NVIC */\r
 343 \r
 344 \r
 345 /**\r
 346   \ingroup  CMSIS_core_register\r
 347   \defgroup CMSIS_SCB     System Control Block (SCB)\r
 348   \brief    Type definitions for the System Control Block Registers\r
 349   @{\r
 350  */\r
 351 \r
 352 /**\r
 353   \brief  Structure type to access the System Control Block (SCB).\r
 354  */\r
 355 typedef struct\r
 356 {\r
 357   __IM  uint32_t CPUID;                  /*!< Offset: 0x000 (R/ )  CPUID Base Register */\r
 358   __IOM uint32_t ICSR;                   /*!< Offset: 0x004 (R/W)  Interrupt Control and State Register */\r
 359 #if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r
 360   __IOM uint32_t VTOR;                   /*!< Offset: 0x008 (R/W)  Vector Table Offset Register */\r
 361 #else\r
 362         uint32_t RESERVED0;\r
 363 #endif\r
 364   __IOM uint32_t AIRCR;                  /*!< Offset: 0x00C (R/W)  Application Interrupt and Reset Control Register */\r
 365   __IOM uint32_t SCR;                    /*!< Offset: 0x010 (R/W)  System Control Register */\r
 366   __IOM uint32_t CCR;                    /*!< Offset: 0x014 (R/W)  Configuration Control Register */\r
 367         uint32_t RESERVED1;\r
 368   __IOM uint32_t SHP[2U];                /*!< Offset: 0x01C (R/W)  System Handlers Priority Registers. [0] is RESERVED */\r
 369   __IOM uint32_t SHCSR;                  /*!< Offset: 0x024 (R/W)  System Handler Control and State Register */\r
 370 } SCB_Type;\r
 371 \r
 372 /* SCB CPUID Register Definitions */\r
 373 #define SCB_CPUID_IMPLEMENTER_Pos          24U                                            /*!< SCB CPUID: IMPLEMENTER Position */\r
 374 #define SCB_CPUID_IMPLEMENTER_Msk          (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos)          /*!< SCB CPUID: IMPLEMENTER Mask */\r
 375 \r
 376 #define SCB_CPUID_VARIANT_Pos              20U                                            /*!< SCB CPUID: VARIANT Position */\r
 377 #define SCB_CPUID_VARIANT_Msk              (0xFUL << SCB_CPUID_VARIANT_Pos)               /*!< SCB CPUID: VARIANT Mask */\r
 378 \r
 379 #define SCB_CPUID_ARCHITECTURE_Pos         16U                                            /*!< SCB CPUID: ARCHITECTURE Position */\r
 380 #define SCB_CPUID_ARCHITECTURE_Msk         (0xFUL << SCB_CPUID_ARCHITECTURE_Pos)          /*!< SCB CPUID: ARCHITECTURE Mask */\r
 381 \r
 382 #define SCB_CPUID_PARTNO_Pos                4U                                            /*!< SCB CPUID: PARTNO Position */\r
 383 #define SCB_CPUID_PARTNO_Msk               (0xFFFUL << SCB_CPUID_PARTNO_Pos)              /*!< SCB CPUID: PARTNO Mask */\r
 384 \r
 385 #define SCB_CPUID_REVISION_Pos              0U                                            /*!< SCB CPUID: REVISION Position */\r
 386 #define SCB_CPUID_REVISION_Msk             (0xFUL /*<< SCB_CPUID_REVISION_Pos*/)          /*!< SCB CPUID: REVISION Mask */\r
 387 \r
 388 /* SCB Interrupt Control State Register Definitions */\r
 389 #define SCB_ICSR_NMIPENDSET_Pos            31U                                            /*!< SCB ICSR: NMIPENDSET Position */\r
 390 #define SCB_ICSR_NMIPENDSET_Msk            (1UL << SCB_ICSR_NMIPENDSET_Pos)               /*!< SCB ICSR: NMIPENDSET Mask */\r
 391 \r
 392 #define SCB_ICSR_PENDSVSET_Pos             28U                                            /*!< SCB ICSR: PENDSVSET Position */\r
 393 #define SCB_ICSR_PENDSVSET_Msk             (1UL << SCB_ICSR_PENDSVSET_Pos)                /*!< SCB ICSR: PENDSVSET Mask */\r
 394 \r
 395 #define SCB_ICSR_PENDSVCLR_Pos             27U                                            /*!< SCB ICSR: PENDSVCLR Position */\r
 396 #define SCB_ICSR_PENDSVCLR_Msk             (1UL << SCB_ICSR_PENDSVCLR_Pos)                /*!< SCB ICSR: PENDSVCLR Mask */\r
 397 \r
 398 #define SCB_ICSR_PENDSTSET_Pos             26U                                            /*!< SCB ICSR: PENDSTSET Position */\r
 399 #define SCB_ICSR_PENDSTSET_Msk             (1UL << SCB_ICSR_PENDSTSET_Pos)                /*!< SCB ICSR: PENDSTSET Mask */\r
 400 \r
 401 #define SCB_ICSR_PENDSTCLR_Pos             25U                                            /*!< SCB ICSR: PENDSTCLR Position */\r
 402 #define SCB_ICSR_PENDSTCLR_Msk             (1UL << SCB_ICSR_PENDSTCLR_Pos)                /*!< SCB ICSR: PENDSTCLR Mask */\r
 403 \r
 404 #define SCB_ICSR_ISRPREEMPT_Pos            23U                                            /*!< SCB ICSR: ISRPREEMPT Position */\r
 405 #define SCB_ICSR_ISRPREEMPT_Msk            (1UL << SCB_ICSR_ISRPREEMPT_Pos)               /*!< SCB ICSR: ISRPREEMPT Mask */\r
 406 \r
 407 #define SCB_ICSR_ISRPENDING_Pos            22U                                            /*!< SCB ICSR: ISRPENDING Position */\r
 408 #define SCB_ICSR_ISRPENDING_Msk            (1UL << SCB_ICSR_ISRPENDING_Pos)               /*!< SCB ICSR: ISRPENDING Mask */\r
 409 \r
 410 #define SCB_ICSR_VECTPENDING_Pos           12U                                            /*!< SCB ICSR: VECTPENDING Position */\r
 411 #define SCB_ICSR_VECTPENDING_Msk           (0x1FFUL << SCB_ICSR_VECTPENDING_Pos)          /*!< SCB ICSR: VECTPENDING Mask */\r
 412 \r
 413 #define SCB_ICSR_VECTACTIVE_Pos             0U                                            /*!< SCB ICSR: VECTACTIVE Position */\r
 414 #define SCB_ICSR_VECTACTIVE_Msk            (0x1FFUL /*<< SCB_ICSR_VECTACTIVE_Pos*/)       /*!< SCB ICSR: VECTACTIVE Mask */\r
 415 \r
 416 #if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r
 417 /* SCB Interrupt Control State Register Definitions */\r
 418 #define SCB_VTOR_TBLOFF_Pos                 8U                                            /*!< SCB VTOR: TBLOFF Position */\r
 419 #define SCB_VTOR_TBLOFF_Msk                (0xFFFFFFUL << SCB_VTOR_TBLOFF_Pos)            /*!< SCB VTOR: TBLOFF Mask */\r
 420 #endif\r
 421 \r
 422 /* SCB Application Interrupt and Reset Control Register Definitions */\r
 423 #define SCB_AIRCR_VECTKEY_Pos              16U                                            /*!< SCB AIRCR: VECTKEY Position */\r
 424 #define SCB_AIRCR_VECTKEY_Msk              (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos)            /*!< SCB AIRCR: VECTKEY Mask */\r
 425 \r
 426 #define SCB_AIRCR_VECTKEYSTAT_Pos          16U                                            /*!< SCB AIRCR: VECTKEYSTAT Position */\r
 427 #define SCB_AIRCR_VECTKEYSTAT_Msk          (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos)        /*!< SCB AIRCR: VECTKEYSTAT Mask */\r
 428 \r
 429 #define SCB_AIRCR_ENDIANESS_Pos            15U                                            /*!< SCB AIRCR: ENDIANESS Position */\r
 430 #define SCB_AIRCR_ENDIANESS_Msk            (1UL << SCB_AIRCR_ENDIANESS_Pos)               /*!< SCB AIRCR: ENDIANESS Mask */\r
 431 \r
 432 #define SCB_AIRCR_SYSRESETREQ_Pos           2U                                            /*!< SCB AIRCR: SYSRESETREQ Position */\r
 433 #define SCB_AIRCR_SYSRESETREQ_Msk          (1UL << SCB_AIRCR_SYSRESETREQ_Pos)             /*!< SCB AIRCR: SYSRESETREQ Mask */\r
 434 \r
 435 #define SCB_AIRCR_VECTCLRACTIVE_Pos         1U                                            /*!< SCB AIRCR: VECTCLRACTIVE Position */\r
 436 #define SCB_AIRCR_VECTCLRACTIVE_Msk        (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos)           /*!< SCB AIRCR: VECTCLRACTIVE Mask */\r
 437 \r
 438 /* SCB System Control Register Definitions */\r
 439 #define SCB_SCR_SEVONPEND_Pos               4U                                            /*!< SCB SCR: SEVONPEND Position */\r
 440 #define SCB_SCR_SEVONPEND_Msk              (1UL << SCB_SCR_SEVONPEND_Pos)                 /*!< SCB SCR: SEVONPEND Mask */\r
 441 \r
 442 #define SCB_SCR_SLEEPDEEP_Pos               2U                                            /*!< SCB SCR: SLEEPDEEP Position */\r
 443 #define SCB_SCR_SLEEPDEEP_Msk              (1UL << SCB_SCR_SLEEPDEEP_Pos)                 /*!< SCB SCR: SLEEPDEEP Mask */\r
 444 \r
 445 #define SCB_SCR_SLEEPONEXIT_Pos             1U                                            /*!< SCB SCR: SLEEPONEXIT Position */\r
 446 #define SCB_SCR_SLEEPONEXIT_Msk            (1UL << SCB_SCR_SLEEPONEXIT_Pos)               /*!< SCB SCR: SLEEPONEXIT Mask */\r
 447 \r
 448 /* SCB Configuration Control Register Definitions */\r
 449 #define SCB_CCR_STKALIGN_Pos                9U                                            /*!< SCB CCR: STKALIGN Position */\r
 450 #define SCB_CCR_STKALIGN_Msk               (1UL << SCB_CCR_STKALIGN_Pos)                  /*!< SCB CCR: STKALIGN Mask */\r
 451 \r
 452 #define SCB_CCR_UNALIGN_TRP_Pos             3U                                            /*!< SCB CCR: UNALIGN_TRP Position */\r
 453 #define SCB_CCR_UNALIGN_TRP_Msk            (1UL << SCB_CCR_UNALIGN_TRP_Pos)               /*!< SCB CCR: UNALIGN_TRP Mask */\r
 454 \r
 455 /* SCB System Handler Control and State Register Definitions */\r
 456 #define SCB_SHCSR_SVCALLPENDED_Pos         15U                                            /*!< SCB SHCSR: SVCALLPENDED Position */\r
 457 #define SCB_SHCSR_SVCALLPENDED_Msk         (1UL << SCB_SHCSR_SVCALLPENDED_Pos)            /*!< SCB SHCSR: SVCALLPENDED Mask */\r
 458 \r
 459 /*@} end of group CMSIS_SCB */\r
 460 \r
 461 \r
 462 /**\r
 463   \ingroup  CMSIS_core_register\r
 464   \defgroup CMSIS_SysTick     System Tick Timer (SysTick)\r
 465   \brief    Type definitions for the System Timer Registers.\r
 466   @{\r
 467  */\r
 468 \r
 469 /**\r
 470   \brief  Structure type to access the System Timer (SysTick).\r
 471  */\r
 472 typedef struct\r
 473 {\r
 474   __IOM uint32_t CTRL;                   /*!< Offset: 0x000 (R/W)  SysTick Control and Status Register */\r
 475   __IOM uint32_t LOAD;                   /*!< Offset: 0x004 (R/W)  SysTick Reload Value Register */\r
 476   __IOM uint32_t VAL;                    /*!< Offset: 0x008 (R/W)  SysTick Current Value Register */\r
 477   __IM  uint32_t CALIB;                  /*!< Offset: 0x00C (R/ )  SysTick Calibration Register */\r
 478 } SysTick_Type;\r
 479 \r
 480 /* SysTick Control / Status Register Definitions */\r
 481 #define SysTick_CTRL_COUNTFLAG_Pos         16U                                            /*!< SysTick CTRL: COUNTFLAG Position */\r
 482 #define SysTick_CTRL_COUNTFLAG_Msk         (1UL << SysTick_CTRL_COUNTFLAG_Pos)            /*!< SysTick CTRL: COUNTFLAG Mask */\r
 483 \r
 484 #define SysTick_CTRL_CLKSOURCE_Pos          2U                                            /*!< SysTick CTRL: CLKSOURCE Position */\r
 485 #define SysTick_CTRL_CLKSOURCE_Msk         (1UL << SysTick_CTRL_CLKSOURCE_Pos)            /*!< SysTick CTRL: CLKSOURCE Mask */\r
 486 \r
 487 #define SysTick_CTRL_TICKINT_Pos            1U                                            /*!< SysTick CTRL: TICKINT Position */\r
 488 #define SysTick_CTRL_TICKINT_Msk           (1UL << SysTick_CTRL_TICKINT_Pos)              /*!< SysTick CTRL: TICKINT Mask */\r
 489 \r
 490 #define SysTick_CTRL_ENABLE_Pos             0U                                            /*!< SysTick CTRL: ENABLE Position */\r
 491 #define SysTick_CTRL_ENABLE_Msk            (1UL /*<< SysTick_CTRL_ENABLE_Pos*/)           /*!< SysTick CTRL: ENABLE Mask */\r
 492 \r
 493 /* SysTick Reload Register Definitions */\r
 494 #define SysTick_LOAD_RELOAD_Pos             0U                                            /*!< SysTick LOAD: RELOAD Position */\r
 495 #define SysTick_LOAD_RELOAD_Msk            (0xFFFFFFUL /*<< SysTick_LOAD_RELOAD_Pos*/)    /*!< SysTick LOAD: RELOAD Mask */\r
 496 \r
 497 /* SysTick Current Register Definitions */\r
 498 #define SysTick_VAL_CURRENT_Pos             0U                                            /*!< SysTick VAL: CURRENT Position */\r
 499 #define SysTick_VAL_CURRENT_Msk            (0xFFFFFFUL /*<< SysTick_VAL_CURRENT_Pos*/)    /*!< SysTick VAL: CURRENT Mask */\r
 500 \r
 501 /* SysTick Calibration Register Definitions */\r
 502 #define SysTick_CALIB_NOREF_Pos            31U                                            /*!< SysTick CALIB: NOREF Position */\r
 503 #define SysTick_CALIB_NOREF_Msk            (1UL << SysTick_CALIB_NOREF_Pos)               /*!< SysTick CALIB: NOREF Mask */\r
 504 \r
 505 #define SysTick_CALIB_SKEW_Pos             30U                                            /*!< SysTick CALIB: SKEW Position */\r
 506 #define SysTick_CALIB_SKEW_Msk             (1UL << SysTick_CALIB_SKEW_Pos)                /*!< SysTick CALIB: SKEW Mask */\r
 507 \r
 508 #define SysTick_CALIB_TENMS_Pos             0U                                            /*!< SysTick CALIB: TENMS Position */\r
 509 #define SysTick_CALIB_TENMS_Msk            (0xFFFFFFUL /*<< SysTick_CALIB_TENMS_Pos*/)    /*!< SysTick CALIB: TENMS Mask */\r
 510 \r
 511 /*@} end of group CMSIS_SysTick */\r
 512 \r
 513 #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r
 514 /**\r
 515   \ingroup  CMSIS_core_register\r
 516   \defgroup CMSIS_MPU     Memory Protection Unit (MPU)\r
 517   \brief    Type definitions for the Memory Protection Unit (MPU)\r
 518   @{\r
 519  */\r
 520 \r
 521 /**\r
 522   \brief  Structure type to access the Memory Protection Unit (MPU).\r
 523  */\r
 524 typedef struct\r
 525 {\r
 526   __IM  uint32_t TYPE;                   /*!< Offset: 0x000 (R/ )  MPU Type Register */\r
 527   __IOM uint32_t CTRL;                   /*!< Offset: 0x004 (R/W)  MPU Control Register */\r
 528   __IOM uint32_t RNR;                    /*!< Offset: 0x008 (R/W)  MPU Region RNRber Register */\r
 529   __IOM uint32_t RBAR;                   /*!< Offset: 0x00C (R/W)  MPU Region Base Address Register */\r
 530   __IOM uint32_t RASR;                   /*!< Offset: 0x010 (R/W)  MPU Region Attribute and Size Register */\r
 531 } MPU_Type;\r
 532 \r
 533 #define MPU_TYPE_RALIASES                  1U\r
 534 \r
 535 /* MPU Type Register Definitions */\r
 536 #define MPU_TYPE_IREGION_Pos               16U                                            /*!< MPU TYPE: IREGION Position */\r
 537 #define MPU_TYPE_IREGION_Msk               (0xFFUL << MPU_TYPE_IREGION_Pos)               /*!< MPU TYPE: IREGION Mask */\r
 538 \r
 539 #define MPU_TYPE_DREGION_Pos                8U                                            /*!< MPU TYPE: DREGION Position */\r
 540 #define MPU_TYPE_DREGION_Msk               (0xFFUL << MPU_TYPE_DREGION_Pos)               /*!< MPU TYPE: DREGION Mask */\r
 541 \r
 542 #define MPU_TYPE_SEPARATE_Pos               0U                                            /*!< MPU TYPE: SEPARATE Position */\r
 543 #define MPU_TYPE_SEPARATE_Msk              (1UL /*<< MPU_TYPE_SEPARATE_Pos*/)             /*!< MPU TYPE: SEPARATE Mask */\r
 544 \r
 545 /* MPU Control Register Definitions */\r
 546 #define MPU_CTRL_PRIVDEFENA_Pos             2U                                            /*!< MPU CTRL: PRIVDEFENA Position */\r
 547 #define MPU_CTRL_PRIVDEFENA_Msk            (1UL << MPU_CTRL_PRIVDEFENA_Pos)               /*!< MPU CTRL: PRIVDEFENA Mask */\r
 548 \r
 549 #define MPU_CTRL_HFNMIENA_Pos               1U                                            /*!< MPU CTRL: HFNMIENA Position */\r
 550 #define MPU_CTRL_HFNMIENA_Msk              (1UL << MPU_CTRL_HFNMIENA_Pos)                 /*!< MPU CTRL: HFNMIENA Mask */\r
 551 \r
 552 #define MPU_CTRL_ENABLE_Pos                 0U                                            /*!< MPU CTRL: ENABLE Position */\r
 553 #define MPU_CTRL_ENABLE_Msk                (1UL /*<< MPU_CTRL_ENABLE_Pos*/)               /*!< MPU CTRL: ENABLE Mask */\r
 554 \r
 555 /* MPU Region Number Register Definitions */\r
 556 #define MPU_RNR_REGION_Pos                  0U                                            /*!< MPU RNR: REGION Position */\r
 557 #define MPU_RNR_REGION_Msk                 (0xFFUL /*<< MPU_RNR_REGION_Pos*/)             /*!< MPU RNR: REGION Mask */\r
 558 \r
 559 /* MPU Region Base Address Register Definitions */\r
 560 #define MPU_RBAR_ADDR_Pos                   8U                                            /*!< MPU RBAR: ADDR Position */\r
 561 #define MPU_RBAR_ADDR_Msk                  (0xFFFFFFUL << MPU_RBAR_ADDR_Pos)              /*!< MPU RBAR: ADDR Mask */\r
 562 \r
 563 #define MPU_RBAR_VALID_Pos                  4U                                            /*!< MPU RBAR: VALID Position */\r
 564 #define MPU_RBAR_VALID_Msk                 (1UL << MPU_RBAR_VALID_Pos)                    /*!< MPU RBAR: VALID Mask */\r
 565 \r
 566 #define MPU_RBAR_REGION_Pos                 0U                                            /*!< MPU RBAR: REGION Position */\r
 567 #define MPU_RBAR_REGION_Msk                (0xFUL /*<< MPU_RBAR_REGION_Pos*/)             /*!< MPU RBAR: REGION Mask */\r
 568 \r
 569 /* MPU Region Attribute and Size Register Definitions */\r
 570 #define MPU_RASR_ATTRS_Pos                 16U                                            /*!< MPU RASR: MPU Region Attribute field Position */\r
 571 #define MPU_RASR_ATTRS_Msk                 (0xFFFFUL << MPU_RASR_ATTRS_Pos)               /*!< MPU RASR: MPU Region Attribute field Mask */\r
 572 \r
 573 #define MPU_RASR_XN_Pos                    28U                                            /*!< MPU RASR: ATTRS.XN Position */\r
 574 #define MPU_RASR_XN_Msk                    (1UL << MPU_RASR_XN_Pos)                       /*!< MPU RASR: ATTRS.XN Mask */\r
 575 \r
 576 #define MPU_RASR_AP_Pos                    24U                                            /*!< MPU RASR: ATTRS.AP Position */\r
 577 #define MPU_RASR_AP_Msk                    (0x7UL << MPU_RASR_AP_Pos)                     /*!< MPU RASR: ATTRS.AP Mask */\r
 578 \r
 579 #define MPU_RASR_TEX_Pos                   19U                                            /*!< MPU RASR: ATTRS.TEX Position */\r
 580 #define MPU_RASR_TEX_Msk                   (0x7UL << MPU_RASR_TEX_Pos)                    /*!< MPU RASR: ATTRS.TEX Mask */\r
 581 \r
 582 #define MPU_RASR_S_Pos                     18U                                            /*!< MPU RASR: ATTRS.S Position */\r
 583 #define MPU_RASR_S_Msk                     (1UL << MPU_RASR_S_Pos)                        /*!< MPU RASR: ATTRS.S Mask */\r
 584 \r
 585 #define MPU_RASR_C_Pos                     17U                                            /*!< MPU RASR: ATTRS.C Position */\r
 586 #define MPU_RASR_C_Msk                     (1UL << MPU_RASR_C_Pos)                        /*!< MPU RASR: ATTRS.C Mask */\r
 587 \r
 588 #define MPU_RASR_B_Pos                     16U                                            /*!< MPU RASR: ATTRS.B Position */\r
 589 #define MPU_RASR_B_Msk                     (1UL << MPU_RASR_B_Pos)                        /*!< MPU RASR: ATTRS.B Mask */\r
 590 \r
 591 #define MPU_RASR_SRD_Pos                    8U                                            /*!< MPU RASR: Sub-Region Disable Position */\r
 592 #define MPU_RASR_SRD_Msk                   (0xFFUL << MPU_RASR_SRD_Pos)                   /*!< MPU RASR: Sub-Region Disable Mask */\r
 593 \r
 594 #define MPU_RASR_SIZE_Pos                   1U                                            /*!< MPU RASR: Region Size Field Position */\r
 595 #define MPU_RASR_SIZE_Msk                  (0x1FUL << MPU_RASR_SIZE_Pos)                  /*!< MPU RASR: Region Size Field Mask */\r
 596 \r
 597 #define MPU_RASR_ENABLE_Pos                 0U                                            /*!< MPU RASR: Region enable bit Position */\r
 598 #define MPU_RASR_ENABLE_Msk                (1UL /*<< MPU_RASR_ENABLE_Pos*/)               /*!< MPU RASR: Region enable bit Disable Mask */\r
 599 \r
 600 /*@} end of group CMSIS_MPU */\r
 601 #endif\r
 602 \r
 603 \r
 604 /**\r
 605   \ingroup  CMSIS_core_register\r
 606   \defgroup CMSIS_CoreDebug       Core Debug Registers (CoreDebug)\r
 607   \brief    Cortex-M0+ Core Debug Registers (DCB registers, SHCSR, and DFSR) are only accessible over DAP and not via processor.\r
 608             Therefore they are not covered by the Cortex-M0+ header file.\r
 609   @{\r
 610  */\r
 611 /*@} end of group CMSIS_CoreDebug */\r
 612 \r
 613 \r
 614 /**\r
 615   \ingroup    CMSIS_core_register\r
 616   \defgroup   CMSIS_core_bitfield     Core register bit field macros\r
 617   \brief      Macros for use with bit field definitions (xxx_Pos, xxx_Msk).\r
 618   @{\r
 619  */\r
 620 \r
 621 /**\r
 622   \brief   Mask and shift a bit field value for use in a register bit range.\r
 623   \param[in] field  Name of the register bit field.\r
 624   \param[in] value  Value of the bit field. This parameter is interpreted as an uint32_t type.\r
 625   \return           Masked and shifted value.\r
 626 */\r
 627 #define _VAL2FLD(field, value)    (((uint32_t)(value) << field ## _Pos) & field ## _Msk)\r
 628 \r
 629 /**\r
 630   \brief     Mask and shift a register value to extract a bit filed value.\r
 631   \param[in] field  Name of the register bit field.\r
 632   \param[in] value  Value of register. This parameter is interpreted as an uint32_t type.\r
 633   \return           Masked and shifted bit field value.\r
 634 */\r
 635 #define _FLD2VAL(field, value)    (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)\r
 636 \r
 637 /*@} end of group CMSIS_core_bitfield */\r
 638 \r
 639 \r
 640 /**\r
 641   \ingroup    CMSIS_core_register\r
 642   \defgroup   CMSIS_core_base     Core Definitions\r
 643   \brief      Definitions for base addresses, unions, and structures.\r
 644   @{\r
 645  */\r
 646 \r
 647 /* Memory mapping of Core Hardware */\r
 648 #define SCS_BASE            (0xE000E000UL)                            /*!< System Control Space Base Address */\r
 649 #define SysTick_BASE        (SCS_BASE +  0x0010UL)                    /*!< SysTick Base Address */\r
 650 #define NVIC_BASE           (SCS_BASE +  0x0100UL)                    /*!< NVIC Base Address */\r
 651 #define SCB_BASE            (SCS_BASE +  0x0D00UL)                    /*!< System Control Block Base Address */\r
 652 \r
 653 #define SCB                 ((SCB_Type       *)     SCB_BASE      )   /*!< SCB configuration struct */\r
 654 #define SysTick             ((SysTick_Type   *)     SysTick_BASE  )   /*!< SysTick configuration struct */\r
 655 #define NVIC                ((NVIC_Type      *)     NVIC_BASE     )   /*!< NVIC configuration struct */\r
 656 \r
 657 #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r
 658   #define MPU_BASE          (SCS_BASE +  0x0D90UL)                    /*!< Memory Protection Unit */\r
 659   #define MPU               ((MPU_Type       *)     MPU_BASE      )   /*!< Memory Protection Unit */\r
 660 #endif\r
 661 \r
 662 /*@} */\r
 663 \r
 664 \r
 665 \r
 666 /*******************************************************************************\r
 667  *                Hardware Abstraction Layer\r
 668   Core Function Interface contains:\r
 669   - Core NVIC Functions\r
 670   - Core SysTick Functions\r
 671   - Core Register Access Functions\r
 672  ******************************************************************************/\r
 673 /**\r
 674   \defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference\r
 675 */\r
 676 \r
 677 \r
 678 \r
 679 /* ##########################   NVIC functions  #################################### */\r
 680 /**\r
 681   \ingroup  CMSIS_Core_FunctionInterface\r
 682   \defgroup CMSIS_Core_NVICFunctions NVIC Functions\r
 683   \brief    Functions that manage interrupts and exceptions via the NVIC.\r
 684   @{\r
 685  */\r
 686 \r
 687 #ifdef CMSIS_NVIC_VIRTUAL\r
 688   #ifndef CMSIS_NVIC_VIRTUAL_HEADER_FILE\r
 689     #define CMSIS_NVIC_VIRTUAL_HEADER_FILE "cmsis_nvic_virtual.h"\r
 690   #endif\r
 691   #include CMSIS_NVIC_VIRTUAL_HEADER_FILE\r
 692 #else\r
 693   #define NVIC_SetPriorityGrouping    __NVIC_SetPriorityGrouping\r
 694   #define NVIC_GetPriorityGrouping    __NVIC_GetPriorityGrouping\r
 695   #define NVIC_EnableIRQ              __NVIC_EnableIRQ\r
 696   #define NVIC_GetEnableIRQ           __NVIC_GetEnableIRQ\r
 697   #define NVIC_DisableIRQ             __NVIC_DisableIRQ\r
 698   #define NVIC_GetPendingIRQ          __NVIC_GetPendingIRQ\r
 699   #define NVIC_SetPendingIRQ          __NVIC_SetPendingIRQ\r
 700   #define NVIC_ClearPendingIRQ        __NVIC_ClearPendingIRQ\r
 701 /*#define NVIC_GetActive              __NVIC_GetActive             not available for Cortex-M0+ */\r
 702   #define NVIC_SetPriority            __NVIC_SetPriority\r
 703   #define NVIC_GetPriority            __NVIC_GetPriority\r
 704   #define NVIC_SystemReset            __NVIC_SystemReset\r
 705 #endif /* CMSIS_NVIC_VIRTUAL */\r
 706 \r
 707 #ifdef CMSIS_VECTAB_VIRTUAL\r
 708   #ifndef CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r
 709     #define CMSIS_VECTAB_VIRTUAL_HEADER_FILE "cmsis_vectab_virtual.h"\r
 710   #endif\r
 711   #include CMSIS_VECTAB_VIRTUAL_HEADER_FILE\r
 712 #else\r
 713   #define NVIC_SetVector              __NVIC_SetVector\r
 714   #define NVIC_GetVector              __NVIC_GetVector\r
 715 #endif  /* (CMSIS_VECTAB_VIRTUAL) */\r
 716 \r
 717 #define NVIC_USER_IRQ_OFFSET          16\r
 718 \r
 719 \r
 720 /* The following EXC_RETURN values are saved the LR on exception entry */\r
 721 #define EXC_RETURN_HANDLER         (0xFFFFFFF1UL)     /* return to Handler mode, uses MSP after return                               */\r
 722 #define EXC_RETURN_THREAD_MSP      (0xFFFFFFF9UL)     /* return to Thread mode, uses MSP after return                                */\r
 723 #define EXC_RETURN_THREAD_PSP      (0xFFFFFFFDUL)     /* return to Thread mode, uses PSP after return                                */\r
 724 \r
 725 \r
 726 /* Interrupt Priorities are WORD accessible only under Armv6-M                  */\r
 727 /* The following MACROS handle generation of the register offset and byte masks */\r
 728 #define _BIT_SHIFT(IRQn)         (  ((((uint32_t)(int32_t)(IRQn))         )      &  0x03UL) * 8UL)\r
 729 #define _SHP_IDX(IRQn)           ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >>    2UL)      )\r
 730 #define _IP_IDX(IRQn)            (   (((uint32_t)(int32_t)(IRQn))                >>    2UL)      )\r
 731 \r
 732 #define __NVIC_SetPriorityGrouping(X) (void)(X)\r
 733 #define __NVIC_GetPriorityGrouping()  (0U)\r
 734 \r
 735 /**\r
 736   \brief   Enable Interrupt\r
 737   \details Enables a device specific interrupt in the NVIC interrupt controller.\r
 738   \param [in]      IRQn  Device specific interrupt number.\r
 739   \note    IRQn must not be negative.\r
 740  */\r
 741 __STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn)\r
 742 {\r
 743   if ((int32_t)(IRQn) >= 0)\r
 744   {\r
 745     NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r
 746   }\r
 747 }\r
 748 \r
 749 \r
 750 /**\r
 751   \brief   Get Interrupt Enable status\r
 752   \details Returns a device specific interrupt enable status from the NVIC interrupt controller.\r
 753   \param [in]      IRQn  Device specific interrupt number.\r
 754   \return             0  Interrupt is not enabled.\r
 755   \return             1  Interrupt is enabled.\r
 756   \note    IRQn must not be negative.\r
 757  */\r
 758 __STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)\r
 759 {\r
 760   if ((int32_t)(IRQn) >= 0)\r
 761   {\r
 762     return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r
 763   }\r
 764   else\r
 765   {\r
 766     return(0U);\r
 767   }\r
 768 }\r
 769 \r
 770 \r
 771 /**\r
 772   \brief   Disable Interrupt\r
 773   \details Disables a device specific interrupt in the NVIC interrupt controller.\r
 774   \param [in]      IRQn  Device specific interrupt number.\r
 775   \note    IRQn must not be negative.\r
 776  */\r
 777 __STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn)\r
 778 {\r
 779   if ((int32_t)(IRQn) >= 0)\r
 780   {\r
 781     NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r
 782     __DSB();\r
 783     __ISB();\r
 784   }\r
 785 }\r
 786 \r
 787 \r
 788 /**\r
 789   \brief   Get Pending Interrupt\r
 790   \details Reads the NVIC pending register and returns the pending bit for the specified device specific interrupt.\r
 791   \param [in]      IRQn  Device specific interrupt number.\r
 792   \return             0  Interrupt status is not pending.\r
 793   \return             1  Interrupt status is pending.\r
 794   \note    IRQn must not be negative.\r
 795  */\r
 796 __STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn)\r
 797 {\r
 798   if ((int32_t)(IRQn) >= 0)\r
 799   {\r
 800     return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));\r
 801   }\r
 802   else\r
 803   {\r
 804     return(0U);\r
 805   }\r
 806 }\r
 807 \r
 808 \r
 809 /**\r
 810   \brief   Set Pending Interrupt\r
 811   \details Sets the pending bit of a device specific interrupt in the NVIC pending register.\r
 812   \param [in]      IRQn  Device specific interrupt number.\r
 813   \note    IRQn must not be negative.\r
 814  */\r
 815 __STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn)\r
 816 {\r
 817   if ((int32_t)(IRQn) >= 0)\r
 818   {\r
 819     NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r
 820   }\r
 821 }\r
 822 \r
 823 \r
 824 /**\r
 825   \brief   Clear Pending Interrupt\r
 826   \details Clears the pending bit of a device specific interrupt in the NVIC pending register.\r
 827   \param [in]      IRQn  Device specific interrupt number.\r
 828   \note    IRQn must not be negative.\r
 829  */\r
 830 __STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn)\r
 831 {\r
 832   if ((int32_t)(IRQn) >= 0)\r
 833   {\r
 834     NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)IRQn) & 0x1FUL));\r
 835   }\r
 836 }\r
 837 \r
 838 \r
 839 /**\r
 840   \brief   Set Interrupt Priority\r
 841   \details Sets the priority of a device specific interrupt or a processor exception.\r
 842            The interrupt number can be positive to specify a device specific interrupt,\r
 843            or negative to specify a processor exception.\r
 844   \param [in]      IRQn  Interrupt number.\r
 845   \param [in]  priority  Priority to set.\r
 846   \note    The priority cannot be set for every processor exception.\r
 847  */\r
 848 __STATIC_INLINE void __NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)\r
 849 {\r
 850   if ((int32_t)(IRQn) >= 0)\r
 851   {\r
 852     NVIC->IP[_IP_IDX(IRQn)]  = ((uint32_t)(NVIC->IP[_IP_IDX(IRQn)]  & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r
 853        (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r
 854   }\r
 855   else\r
 856   {\r
 857     SCB->SHP[_SHP_IDX(IRQn)] = ((uint32_t)(SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFFUL << _BIT_SHIFT(IRQn))) |\r
 858        (((priority << (8U - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL) << _BIT_SHIFT(IRQn)));\r
 859   }\r
 860 }\r
 861 \r
 862 \r
 863 /**\r
 864   \brief   Get Interrupt Priority\r
 865   \details Reads the priority of a device specific interrupt or a processor exception.\r
 866            The interrupt number can be positive to specify a device specific interrupt,\r
 867            or negative to specify a processor exception.\r
 868   \param [in]   IRQn  Interrupt number.\r
 869   \return             Interrupt Priority.\r
 870                       Value is aligned automatically to the implemented priority bits of the microcontroller.\r
 871  */\r
 872 __STATIC_INLINE uint32_t __NVIC_GetPriority(IRQn_Type IRQn)\r
 873 {\r
 874 \r
 875   if ((int32_t)(IRQn) >= 0)\r
 876   {\r
 877     return((uint32_t)(((NVIC->IP[ _IP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r
 878   }\r
 879   else\r
 880   {\r
 881     return((uint32_t)(((SCB->SHP[_SHP_IDX(IRQn)] >> _BIT_SHIFT(IRQn) ) & (uint32_t)0xFFUL) >> (8U - __NVIC_PRIO_BITS)));\r
 882   }\r
 883 }\r
 884 \r
 885 \r
 886 /**\r
 887   \brief   Encode Priority\r
 888   \details Encodes the priority for an interrupt with the given priority group,\r
 889            preemptive priority value, and subpriority value.\r
 890            In case of a conflict between priority grouping and available\r
 891            priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.\r
 892   \param [in]     PriorityGroup  Used priority group.\r
 893   \param [in]   PreemptPriority  Preemptive priority value (starting from 0).\r
 894   \param [in]       SubPriority  Subpriority value (starting from 0).\r
 895   \return                        Encoded priority. Value can be used in the function \ref NVIC_SetPriority().\r
 896  */\r
 897 __STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)\r
 898 {\r
 899   uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL);   /* only values 0..7 are used          */\r
 900   uint32_t PreemptPriorityBits;\r
 901   uint32_t SubPriorityBits;\r
 902 \r
 903   PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r
 904   SubPriorityBits     = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r
 905 \r
 906   return (\r
 907            ((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) |\r
 908            ((SubPriority     & (uint32_t)((1UL << (SubPriorityBits    )) - 1UL)))\r
 909          );\r
 910 }\r
 911 \r
 912 \r
 913 /**\r
 914   \brief   Decode Priority\r
 915   \details Decodes an interrupt priority value with a given priority group to\r
 916            preemptive priority value and subpriority value.\r
 917            In case of a conflict between priority grouping and available\r
 918            priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.\r
 919   \param [in]         Priority   Priority value, which can be retrieved with the function \ref NVIC_GetPriority().\r
 920   \param [in]     PriorityGroup  Used priority group.\r
 921   \param [out] pPreemptPriority  Preemptive priority value (starting from 0).\r
 922   \param [out]     pSubPriority  Subpriority value (starting from 0).\r
 923  */\r
 924 __STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* const pPreemptPriority, uint32_t* const pSubPriority)\r
 925 {\r
 926   uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL);   /* only values 0..7 are used          */\r
 927   uint32_t PreemptPriorityBits;\r
 928   uint32_t SubPriorityBits;\r
 929 \r
 930   PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);\r
 931   SubPriorityBits     = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));\r
 932 \r
 933   *pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);\r
 934   *pSubPriority     = (Priority                   ) & (uint32_t)((1UL << (SubPriorityBits    )) - 1UL);\r
 935 }\r
 936 \r
 937 \r
 938 /**\r
 939   \brief   Set Interrupt Vector\r
 940   \details Sets an interrupt vector in SRAM based interrupt vector table.\r
 941            The interrupt number can be positive to specify a device specific interrupt,\r
 942            or negative to specify a processor exception.\r
 943            VTOR must been relocated to SRAM before.\r
 944            If VTOR is not present address 0 must be mapped to SRAM.\r
 945   \param [in]   IRQn      Interrupt number\r
 946   \param [in]   vector    Address of interrupt handler function\r
 947  */\r
 948 __STATIC_INLINE void __NVIC_SetVector(IRQn_Type IRQn, uint32_t vector)\r
 949 {\r
 950 #if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r
 951   uint32_t *vectors = (uint32_t *)SCB->VTOR;\r
 952 #else\r
 953     uint32_t *vectors = (uint32_t *)0x0U;\r
 954 #endif\r
 955   vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET] = vector;\r
 956 }\r
 957 \r
 958 \r
 959 /**\r
 960   \brief   Get Interrupt Vector\r
 961   \details Reads an interrupt vector from interrupt vector table.\r
 962            The interrupt number can be positive to specify a device specific interrupt,\r
 963            or negative to specify a processor exception.\r
 964   \param [in]   IRQn      Interrupt number.\r
 965   \return                 Address of interrupt handler function\r
 966  */\r
 967 __STATIC_INLINE uint32_t __NVIC_GetVector(IRQn_Type IRQn)\r
 968 {\r
 969 #if defined (__VTOR_PRESENT) && (__VTOR_PRESENT == 1U)\r
 970   uint32_t *vectors = (uint32_t *)SCB->VTOR;\r
 971 #else\r
 972   uint32_t *vectors = (uint32_t *)0x0U;\r
 973 #endif\r
 974   return vectors[(int32_t)IRQn + NVIC_USER_IRQ_OFFSET];\r
 975 \r
 976 }\r
 977 \r
 978 \r
 979 /**\r
 980   \brief   System Reset\r
 981   \details Initiates a system reset request to reset the MCU.\r
 982  */\r
 983 __NO_RETURN __STATIC_INLINE void __NVIC_SystemReset(void)\r
 984 {\r
 985   __DSB();                                                          /* Ensure all outstanding memory accesses included\r
 986                                                                        buffered write are completed before reset */\r
 987   SCB->AIRCR  = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |\r
 988                  SCB_AIRCR_SYSRESETREQ_Msk);\r
 989   __DSB();                                                          /* Ensure completion of memory access */\r
 990 \r
 991   for(;;)                                                           /* wait until reset */\r
 992   {\r
 993     __NOP();\r
 994   }\r
 995 }\r
 996 \r
 997 /*@} end of CMSIS_Core_NVICFunctions */\r
 998 \r
 999 /* ##########################  MPU functions  #################################### */\r
1000 \r
1001 #if defined (__MPU_PRESENT) && (__MPU_PRESENT == 1U)\r
1002 \r
1003 #include "mpu_armv7.h"\r
1004 \r
1005 #endif\r
1006 \r
1007 /* ##########################  FPU functions  #################################### */\r
1008 /**\r
1009   \ingroup  CMSIS_Core_FunctionInterface\r
1010   \defgroup CMSIS_Core_FpuFunctions FPU Functions\r
1011   \brief    Function that provides FPU type.\r
1012   @{\r
1013  */\r
1014 \r
1015 /**\r
1016   \brief   get FPU type\r
1017   \details returns the FPU type\r
1018   \returns\r
1019    - \b  0: No FPU\r
1020    - \b  1: Single precision FPU\r
1021    - \b  2: Double + Single precision FPU\r
1022  */\r
1023 __STATIC_INLINE uint32_t SCB_GetFPUType(void)\r
1024 {\r
1025     return 0U;           /* No FPU */\r
1026 }\r
1027 \r
1028 \r
1029 /*@} end of CMSIS_Core_FpuFunctions */\r
1030 \r
1031 \r
1032 \r
1033 /* ##################################    SysTick function  ############################################ */\r
1034 /**\r
1035   \ingroup  CMSIS_Core_FunctionInterface\r
1036   \defgroup CMSIS_Core_SysTickFunctions SysTick Functions\r
1037   \brief    Functions that configure the System.\r
1038   @{\r
1039  */\r
1040 \r
1041 #if defined (__Vendor_SysTickConfig) && (__Vendor_SysTickConfig == 0U)\r
1042 \r
1043 /**\r
1044   \brief   System Tick Configuration\r
1045   \details Initializes the System Timer and its interrupt, and starts the System Tick Timer.\r
1046            Counter is in free running mode to generate periodic interrupts.\r
1047   \param [in]  ticks  Number of ticks between two interrupts.\r
1048   \return          0  Function succeeded.\r
1049   \return          1  Function failed.\r
1050   \note    When the variable <b>__Vendor_SysTickConfig</b> is set to 1, then the\r
1051            function <b>SysTick_Config</b> is not included. In this case, the file <b><i>device</i>.h</b>\r
1052            must contain a vendor-specific implementation of this function.\r
1053  */\r
1054 __STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)\r
1055 {\r
1056   if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk)\r
1057   {\r
1058     return (1UL);                                                   /* Reload value impossible */\r
1059   }\r
1060 \r
1061   SysTick->LOAD  = (uint32_t)(ticks - 1UL);                         /* set reload register */\r
1062   NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */\r
1063   SysTick->VAL   = 0UL;                                             /* Load the SysTick Counter Value */\r
1064   SysTick->CTRL  = SysTick_CTRL_CLKSOURCE_Msk |\r
1065                    SysTick_CTRL_TICKINT_Msk   |\r
1066                    SysTick_CTRL_ENABLE_Msk;                         /* Enable SysTick IRQ and SysTick Timer */\r
1067   return (0UL);                                                     /* Function successful */\r
1068 }\r
1069 \r
1070 #endif\r
1071 \r
1072 /*@} end of CMSIS_Core_SysTickFunctions */\r
1073 \r
1074 \r
1075 \r
1076 \r
1077 #ifdef __cplusplus\r
1078 }\r
1079 #endif\r
1080 \r
1081 #endif /* __CORE_CM0PLUS_H_DEPENDANT */\r
1082 \r
1083 #endif /* __CMSIS_GENERIC */\r