git.sur5r.net Git - freertos/blob

   1 /*******************************************************************************
   2 *
   3 * (c) Copyright 2013 Xilinx, Inc. All rights reserved.
   4 *
   5 * This file contains confidential and proprietary information of Xilinx, Inc.
   6 * and is protected under U.S. and international copyright and other
   7 * intellectual property laws.
   8 *
   9 * DISCLAIMER
  10 * This disclaimer is not a license and does not grant any rights to the
  11 * materials distributed herewith. Except as otherwise provided in a valid
  12 * license issued to you by Xilinx, and to the maximum extent permitted by
  13 * applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL
  14 * FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS,
  15 * IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF
  16 * MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE;
  17 * and (2) Xilinx shall not be liable (whether in contract or tort, including
  18 * negligence, or under any other theory of liability) for any loss or damage
  19 * of any kind or nature related to, arising under or in connection with these
  20 * materials, including for any direct, or any indirect, special, incidental,
  21 * or consequential loss or damage (including loss of data, profits, goodwill,
  22 * or any type of loss or damage suffered as a result of any action brought by
  23 * a third party) even if such damage or loss was reasonably foreseeable or
  24 * Xilinx had been advised of the possibility of the same.
  25 *
  26 * CRITICAL APPLICATIONS
  27 * Xilinx products are not designed or intended to be fail-safe, or for use in
  28 * any application requiring fail-safe performance, such as life-support or
  29 * safety devices or systems, Class III medical devices, nuclear facilities,
  30 * applications related to the deployment of airbags, or any other applications
  31 * that could lead to death, personal injury, or severe property or
  32 * environmental damage (individually and collectively, "Critical
  33 * Applications"). Customer assumes the sole risk and liability of any use of
  34 * Xilinx products in Critical Applications, subject only to applicable laws
  35 * and regulations governing limitations on product liability.
  36 *
  37 * THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS PART OF THIS FILE
  38 * AT ALL TIMES.
  39 *******************************************************************************/
  40 /*****************************************************************************/
  41 /**
  42 *
  43 * @file xil_errata.h
  44 *
  45 * This header file contains Cortex A9 and PL310 Errata definitions.
  46 *
  47 *
  48 * <pre>
  49 * MODIFICATION HISTORY:
  50 *
  51 * Ver   Who  Date     Changes
  52 * ----- ---- -------- -----------------------------------------------
  53 * 1.00a srt  04/18/13 First release
  54 * </pre>
  55 *
  56 ******************************************************************************/
  57 #ifndef XIL_ERRATA_H
  58 #define XIL_ERRATA_H
  59
  60 #define ENABLE_ARM_ERRATA 1
  61
  62 #ifdef ENABLE_ARM_ERRATA
  63 /* Cortex A9 ARM Errata */
  64
  65 /*
  66  *  Errata No:   742230
  67  *  Description: DMB operation may be faulty
  68  */
  69 #define CONFIG_ARM_ERRATA_742230 1
  70
  71 /*
  72  *  Errata No:   743622
  73  *  Description: Faulty hazard checking in the Store Buffer may lead
  74  *               to data corruption.
  75  */
  76 #define CONFIG_ARM_ERRATA_743622 1
  77
  78 /*
  79  *  Errata No:   775420
  80  *  Description: A data cache maintenance operation which aborts,
  81  *               might lead to deadlock
  82  */
  83 #define CONFIG_ARM_ERRATA_775420 1
  84
  85 /*
  86  *  Errata No:   794073
  87  *  Description: Speculative instruction fetches with MMU disabled
  88  *               might not comply with architectural requirements
  89  */
  90 #define CONFIG_ARM_ERRATA_794073 1
  91
  92
  93 /* PL310 L2 Cache Errata */
  94
  95 /*
  96  *  Errata No:   588369
  97  *  Description: Clean & Invalidate maintenance operations do not
  98  *               invalidate clean lines
  99  */
 100 #define CONFIG_PL310_ERRATA_588369 1
 101
 102 /*
 103  *  Errata No:   727915
 104  *  Description: Background Clean and Invalidate by Way operation
 105  *               can cause data corruption
 106  */
 107 #define CONFIG_PL310_ERRATA_727915 1
 108
 109 /*
 110  *  Errata No:   753970
 111  *  Description: Cache sync operation may be faulty
 112  */
 113 #define CONFIG_PL310_ERRATA_753970 1
 114
 115 #endif  /* ENABLE_ARM_ERRATA */
 116
 117 #endif  /* XIL_ERRATA_H */