git.sur5r.net Git - freertos/blob

   1 /**\r
   2   ******************************************************************************\r
   3   * @file    stm32l1xx_sdio.c\r
   4   * @author  MCD Application Team\r
   5   * @version V1.1.1\r
   6   * @date    05-March-2012\r
   7   * @brief   This file provides firmware functions to manage the following \r
   8   *          functionalities of the SDIO peripheral:\r
   9   *           + Initialization \r
  10   *           + Interrupts and flags management\r
  11   *\r
  12   *  @verbatim\r
  13   ==============================================================================\r
  14                          ##### How to use this driver #####\r
  15   ==============================================================================\r
  16     [..]\r
  17     (#) The SDIO clock (SDIOCLK = 48 MHz) is coming from a specific output of PLL\r
  18        (PLLVCO) througth a fixed divider by 2.\r
  19        Before to start working with SDIO peripheral make sure that the PLLVCO is \r
  20        well configured to 96MHz. \r
  21        The SDIO peripheral uses two clock signals: \r
  22        (++) SDIO adapter clock (SDIOCLK = 48 MHz).\r
  23        (++) APB2 bus clock (PCLK2).\r
  24             PCLK2 and SDIO_CK clock frequencies must respect the following \r
  25             condition: Frequenc(PCLK2) >= (3 / 8 x Frequency(SDIO_CK)).\r
  26     (#) Enable peripheral clock using \r
  27         RCC_APB2PeriphClockCmd(RCC_APB2Periph_SDIO, ENABLE). \r
  28     (#) According to the SDIO mode, enable the GPIO clocks using\r
  29         RCC_AHBPeriphClockCmd() function.\r
  30         The I/O can be one of the following configurations: \r
  31         (++) 1-bit data length: SDIO_CMD, SDIO_CK and D0. \r
  32         (++) 4-bit data length: SDIO_CMD, SDIO_CK and D[3:0]. \r
  33         (++) 8-bit data length: SDIO_CMD, SDIO_CK and D[7:0].\r
  34 \r
  35     (#) Peripheral's alternate function:  \r
  36         (++) Connect the pin to the desired peripherals' Alternate  \r
  37              Function (AF) using GPIO_PinAFConfig() function.\r
  38         (++) Configure the desired pin in alternate function by: \r
  39              GPIO_InitStruct->GPIO_Mode = GPIO_Mode_AF.\r
  40         (++) Select the type, pull-up/pull-down and output speed via  \r
  41              GPIO_PuPd, GPIO_OType and GPIO_Speed members.\r
  42         (++) Call GPIO_Init() function.\r
  43 \r
  44     (#) Program the Clock Edge, Clock Bypass, Clock Power Save, Bus Wide,  \r
  45         hardware, flow control and the Clock Divider using the SDIO_Init() \r
  46         function. \r
  47     (#) Enable the Power ON State using the SDIO_SetPowerState(SDIO_PowerState_ON)  \r
  48         function.           \r
  49     (#) Enable the clock using the SDIO_ClockCmd() function. \r
  50     (#) Enable the NVIC and the corresponding interrupt using the function  \r
  51         SDIO_ITConfig() if you need to use interrupt mode.  \r
  52     (#) When using the DMA mode\r
  53         (++) Configure the DMA using DMA_Init() function.\r
  54         (++) Active the needed channel Request using SDIO_DMACmd() function.\r
  55     (#) Enable the DMA using the DMA_Cmd() function, when using DMA mode.\r
  56     (#) To control the CPSM (Command Path State Machine) and send commands to the\r
  57         card use the SDIO_SendCommand(), SDIO_GetCommandResponse() and \r
  58         SDIO_GetResponse() functions. First, user has to fill the command \r
  59         structure (pointer to SDIO_CmdInitTypeDef) according to the selected \r
  60         command to be sent. The parameters that should be filled are: \r
  61         (++) Command Argument.\r
  62         (++) Command Index.\r
  63         (++) Command Response type.\r
  64         (++) Command Wait.\r
  65         (++) CPSM Status (Enable or Disable).\r
  66         To check if the command is well received, read the SDIO_CMDRESP register \r
  67         using the SDIO_GetCommandResponse(). The SDIO responses registers \r
  68         (SDIO_RESP1 to SDIO_RESP2), use the SDIO_GetResponse() function. \r
  69     (#) To control the DPSM (Data Path State Machine) and send/receive  \r
  70         data to/from the card use the SDIO_DataConfig(), SDIO_GetDataCounter(),\r
  71         SDIO_ReadData(), SDIO_WriteData() and SDIO_GetFIFOCount() functions.\r
  72 \r
  73     *** Read Operations *** \r
  74     ----------------------- \r
  75       [..]\r
  76       (#) First, user has to fill the data structure (pointer to \r
  77           SDIO_DataInitTypeDef) according to the selected data type to be received. \r
  78           The parameters that should be filled are:\r
  79           (++) Data TimeOut.\r
  80           (++) Data Length.\r
  81           (++) Data Block size.\r
  82           (++) Data Transfer direction: should be from card (To SDIO).\r
  83           (++) Data Transfer mode.\r
  84           (++) DPSM Status (Enable or Disable).\r
  85       (#) Configure the SDIO resources to receive the data from the card \r
  86           according to selected transfer mode (Refer to Step 8, 9 and 10).\r
  87       (#) Send the selected Read command (refer to step 11).\r
  88       (#) Use the SDIO flags/interrupts to check the transfer status.\r
  89  \r
  90   *** Write Operations *** \r
  91   ------------------------ \r
  92     [..]\r
  93     (#) First, user has to fill the data structure (pointer to\r
  94         SDIO_DataInitTypeDef) according to the selected data type to be received. \r
  95         The parameters that should be filled are: \r
  96         (++) Data TimeOut.\r
  97         (++) Data Length.\r
  98         (++) Data Block size.\r
  99         (++) Data Transfer direction:  should be to card (To CARD).\r
 100         (++) Data Transfer mode.\r
 101         (++) DPSM Status (Enable or Disable).\r
 102     (#) Configure the SDIO resources to send the data to the card \r
 103         according to selected transfer mode (Refer to Step 8, 9 and 10).\r
 104     (#) Send the selected Write command (refer to step 11).\r
 105     (#) Use the SDIO flags/interrupts to check the transfer status.\r
 106 \r
 107   @endverbatim\r
 108   *\r
 109   ******************************************************************************\r
 110   * @attention\r
 111   *\r
 112   * <h2><center>&copy; COPYRIGHT 2012 STMicroelectronics</center></h2>\r
 113   *\r
 114   * Licensed under MCD-ST Liberty SW License Agreement V2, (the "License");\r
 115   * You may not use this file except in compliance with the License.\r
 116   * You may obtain a copy of the License at:\r
 117   *\r
 118   *        http://www.st.com/software_license_agreement_liberty_v2\r
 119   *\r
 120   * Unless required by applicable law or agreed to in writing, software \r
 121   * distributed under the License is distributed on an "AS IS" BASIS, \r
 122   * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r
 123   * See the License for the specific language governing permissions and\r
 124   * limitations under the License.\r
 125   *\r
 126   ******************************************************************************\r
 127   */ \r
 128 \r
 129 /* Includes ------------------------------------------------------------------*/\r
 130 #include "stm32l1xx_sdio.h"\r
 131 #include "stm32l1xx_rcc.h"\r
 132 \r
 133 /** @addtogroup STM32L1xx_StdPeriph_Driver\r
 134   * @{\r
 135   */\r
 136 \r
 137 /** @defgroup SDIO \r
 138   * @brief SDIO driver modules\r
 139   * @{\r
 140   */ \r
 141 \r
 142 /* Private typedef -----------------------------------------------------------*/\r
 143 /* Private define ------------------------------------------------------------*/ \r
 144 \r
 145 /* ------------ SDIO registers bit address in the alias region ----------- */\r
 146 #define SDIO_OFFSET                (SDIO_BASE - PERIPH_BASE)\r
 147 \r
 148 /* --- CLKCR Register ---*/\r
 149 \r
 150 /* Alias word address of CLKEN bit */\r
 151 #define CLKCR_OFFSET              (SDIO_OFFSET + 0x04)\r
 152 #define CLKEN_BitNumber           0x08\r
 153 #define CLKCR_CLKEN_BB            (PERIPH_BB_BASE + (CLKCR_OFFSET * 32) + (CLKEN_BitNumber * 4))\r
 154 \r
 155 /* --- CMD Register ---*/\r
 156 \r
 157 /* Alias word address of SDIOSUSPEND bit */\r
 158 #define CMD_OFFSET                (SDIO_OFFSET + 0x0C)\r
 159 #define SDIOSUSPEND_BitNumber     0x0B\r
 160 #define CMD_SDIOSUSPEND_BB        (PERIPH_BB_BASE + (CMD_OFFSET * 32) + (SDIOSUSPEND_BitNumber * 4))\r
 161 \r
 162 /* Alias word address of ENCMDCOMPL bit */\r
 163 #define ENCMDCOMPL_BitNumber      0x0C\r
 164 #define CMD_ENCMDCOMPL_BB         (PERIPH_BB_BASE + (CMD_OFFSET * 32) + (ENCMDCOMPL_BitNumber * 4))\r
 165 \r
 166 /* Alias word address of NIEN bit */\r
 167 #define NIEN_BitNumber            0x0D\r
 168 #define CMD_NIEN_BB               (PERIPH_BB_BASE + (CMD_OFFSET * 32) + (NIEN_BitNumber * 4))\r
 169 \r
 170 /* Alias word address of ATACMD bit */\r
 171 #define ATACMD_BitNumber          0x0E\r
 172 #define CMD_ATACMD_BB             (PERIPH_BB_BASE + (CMD_OFFSET * 32) + (ATACMD_BitNumber * 4))\r
 173 \r
 174 /* --- DCTRL Register ---*/\r
 175 \r
 176 /* Alias word address of DMAEN bit */\r
 177 #define DCTRL_OFFSET              (SDIO_OFFSET + 0x2C)\r
 178 #define DMAEN_BitNumber           0x03\r
 179 #define DCTRL_DMAEN_BB            (PERIPH_BB_BASE + (DCTRL_OFFSET * 32) + (DMAEN_BitNumber * 4))\r
 180 \r
 181 /* Alias word address of RWSTART bit */\r
 182 #define RWSTART_BitNumber         0x08\r
 183 #define DCTRL_RWSTART_BB          (PERIPH_BB_BASE + (DCTRL_OFFSET * 32) + (RWSTART_BitNumber * 4))\r
 184 \r
 185 /* Alias word address of RWSTOP bit */\r
 186 #define RWSTOP_BitNumber          0x09\r
 187 #define DCTRL_RWSTOP_BB           (PERIPH_BB_BASE + (DCTRL_OFFSET * 32) + (RWSTOP_BitNumber * 4))\r
 188 \r
 189 /* Alias word address of RWMOD bit */\r
 190 #define RWMOD_BitNumber           0x0A\r
 191 #define DCTRL_RWMOD_BB            (PERIPH_BB_BASE + (DCTRL_OFFSET * 32) + (RWMOD_BitNumber * 4))\r
 192 \r
 193 /* Alias word address of SDIOEN bit */\r
 194 #define SDIOEN_BitNumber          0x0B\r
 195 #define DCTRL_SDIOEN_BB           (PERIPH_BB_BASE + (DCTRL_OFFSET * 32) + (SDIOEN_BitNumber * 4))\r
 196 \r
 197 /* ---------------------- SDIO registers bit mask ------------------------ */\r
 198 \r
 199 /* --- CLKCR Register ---*/\r
 200 \r
 201 /* CLKCR register clear mask */\r
 202 #define CLKCR_CLEAR_MASK         ((uint32_t)0xFFFF8100) \r
 203 \r
 204 /* --- PWRCTRL Register ---*/\r
 205 \r
 206 /* SDIO PWRCTRL Mask */\r
 207 #define PWR_PWRCTRL_MASK         ((uint32_t)0xFFFFFFFC)\r
 208 \r
 209 /* --- DCTRL Register ---*/\r
 210 \r
 211 /* SDIO DCTRL Clear Mask */\r
 212 #define DCTRL_CLEAR_MASK         ((uint32_t)0xFFFFFF08)\r
 213 \r
 214 /* --- CMD Register ---*/\r
 215 \r
 216 /* CMD Register clear mask */\r
 217 #define CMD_CLEAR_MASK           ((uint32_t)0xFFFFF800)\r
 218 \r
 219 /* SDIO RESP Registers Address */\r
 220 #define SDIO_RESP_ADDR           ((uint32_t)(SDIO_BASE + 0x14))\r
 221 \r
 222 /* Private macro -------------------------------------------------------------*/\r
 223 /* Private variables ---------------------------------------------------------*/\r
 224 /* Private function prototypes -----------------------------------------------*/\r
 225 /* Private functions ---------------------------------------------------------*/\r
 226 \r
 227 /** @defgroup SDIO_Private_Functions\r
 228   * @{\r
 229   */\r
 230 \r
 231 /** @defgroup SDIO_Group1 Initialization and Configuration functions\r
 232  *  @brief   Initialization and Configuration functions \r
 233  *\r
 234  @verbatim\r
 235   ==============================================================================\r
 236               ##### Initialization and Configuration functions #####\r
 237   ==============================================================================\r
 238 \r
 239 @endverbatim\r
 240   * @{\r
 241   */\r
 242 \r
 243 /**\r
 244   * @brief  Deinitializes the SDIO peripheral registers to their default reset values.\r
 245   * @param  None\r
 246   * @retval None\r
 247   */\r
 248 void SDIO_DeInit(void)\r
 249 {\r
 250   RCC_APB2PeriphResetCmd(RCC_APB2Periph_SDIO, ENABLE);\r
 251   RCC_APB2PeriphResetCmd(RCC_APB2Periph_SDIO, DISABLE);  \r
 252 }\r
 253 \r
 254 /**\r
 255   * @brief  Initializes the SDIO peripheral according to the specified \r
 256   *   parameters in the SDIO_InitStruct.\r
 257   * @param  SDIO_InitStruct : pointer to a SDIO_InitTypeDef structure \r
 258   *   that contains the configuration information for the SDIO peripheral.\r
 259   * @retval None\r
 260   */\r
 261 void SDIO_Init(SDIO_InitTypeDef* SDIO_InitStruct)\r
 262 {\r
 263   uint32_t tmpreg = 0;\r
 264     \r
 265   /* Check the parameters */\r
 266   assert_param(IS_SDIO_CLOCK_EDGE(SDIO_InitStruct->SDIO_ClockEdge));\r
 267   assert_param(IS_SDIO_CLOCK_BYPASS(SDIO_InitStruct->SDIO_ClockBypass));\r
 268   assert_param(IS_SDIO_CLOCK_POWER_SAVE(SDIO_InitStruct->SDIO_ClockPowerSave));\r
 269   assert_param(IS_SDIO_BUS_WIDE(SDIO_InitStruct->SDIO_BusWide));\r
 270   assert_param(IS_SDIO_HARDWARE_FLOW_CONTROL(SDIO_InitStruct->SDIO_HardwareFlowControl)); \r
 271    \r
 272 /*---------------------------- SDIO CLKCR Configuration ------------------------*/  \r
 273   /* Get the SDIO CLKCR value */\r
 274   tmpreg = SDIO->CLKCR;\r
 275   \r
 276   /* Clear CLKDIV, PWRSAV, BYPASS, WIDBUS, NEGEDGE, HWFC_EN bits */\r
 277   tmpreg &= CLKCR_CLEAR_MASK;\r
 278   \r
 279   /* Set CLKDIV bits according to SDIO_ClockDiv value */\r
 280   /* Set PWRSAV bit according to SDIO_ClockPowerSave value */\r
 281   /* Set BYPASS bit according to SDIO_ClockBypass value */\r
 282   /* Set WIDBUS bits according to SDIO_BusWide value */\r
 283   /* Set NEGEDGE bits according to SDIO_ClockEdge value */\r
 284   /* Set HWFC_EN bits according to SDIO_HardwareFlowControl value */\r
 285   tmpreg |= (SDIO_InitStruct->SDIO_ClockDiv  | SDIO_InitStruct->SDIO_ClockPowerSave |\r
 286              SDIO_InitStruct->SDIO_ClockBypass | SDIO_InitStruct->SDIO_BusWide |\r
 287              SDIO_InitStruct->SDIO_ClockEdge | SDIO_InitStruct->SDIO_HardwareFlowControl); \r
 288   \r
 289   /* Write to SDIO CLKCR */\r
 290   SDIO->CLKCR = tmpreg;\r
 291 }\r
 292 \r
 293 /**\r
 294   * @brief  Fills each SDIO_InitStruct member with its default value.\r
 295   * @param  SDIO_InitStruct: pointer to an SDIO_InitTypeDef structure which \r
 296   *   will be initialized.\r
 297   * @retval None\r
 298   */\r
 299 void SDIO_StructInit(SDIO_InitTypeDef* SDIO_InitStruct)\r
 300 {\r
 301   /* SDIO_InitStruct members default value */\r
 302   SDIO_InitStruct->SDIO_ClockDiv = 0x00;\r
 303   SDIO_InitStruct->SDIO_ClockEdge = SDIO_ClockEdge_Rising;\r
 304   SDIO_InitStruct->SDIO_ClockBypass = SDIO_ClockBypass_Disable;\r
 305   SDIO_InitStruct->SDIO_ClockPowerSave = SDIO_ClockPowerSave_Disable;\r
 306   SDIO_InitStruct->SDIO_BusWide = SDIO_BusWide_1b;\r
 307   SDIO_InitStruct->SDIO_HardwareFlowControl = SDIO_HardwareFlowControl_Disable;\r
 308 }\r
 309 \r
 310 /**\r
 311   * @brief  Enables or disables the SDIO Clock.\r
 312   * @param  NewState: new state of the SDIO Clock. This parameter can be: ENABLE or DISABLE.\r
 313   * @retval None\r
 314   */\r
 315 void SDIO_ClockCmd(FunctionalState NewState)\r
 316 {\r
 317   /* Check the parameters */\r
 318   assert_param(IS_FUNCTIONAL_STATE(NewState));\r
 319   \r
 320   *(__IO uint32_t *) CLKCR_CLKEN_BB = (uint32_t)NewState;\r
 321 }\r
 322 \r
 323 /**\r
 324   * @brief  Sets the power status of the controller.\r
 325   * @param  SDIO_PowerState: new state of the Power state. \r
 326   *   This parameter can be one of the following values:\r
 327   *     @arg SDIO_PowerState_OFF: SDIO Power OFF.\r
 328   *     @arg SDIO_PowerState_ON: SDIO Power ON.\r
 329   * @retval None\r
 330   */\r
 331 void SDIO_SetPowerState(uint32_t SDIO_PowerState)\r
 332 {\r
 333   /* Check the parameters */\r
 334   assert_param(IS_SDIO_POWER_STATE(SDIO_PowerState));\r
 335 \r
 336   SDIO->POWER = SDIO_PowerState;\r
 337 }\r
 338 \r
 339 /**\r
 340   * @brief  Gets the power status of the controller.\r
 341   * @param  None\r
 342   * @retval Power status of the controller. The returned value can\r
 343   *   be one of the following:\r
 344   * - 0x00: Power OFF\r
 345   * - 0x02: Power UP\r
 346   * - 0x03: Power ON \r
 347   */\r
 348 uint32_t SDIO_GetPowerState(void)\r
 349 {\r
 350   return (SDIO->POWER & (~PWR_PWRCTRL_MASK));\r
 351 }\r
 352 \r
 353 /**\r
 354   * @}\r
 355   */\r
 356 \r
 357 /** @defgroup SDIO_Group2 DMA transfers management functions\r
 358  *  @brief   DMA transfers management functions\r
 359  *\r
 360  @verbatim\r
 361   ==============================================================================\r
 362                   ##### DMA transfers management functions #####\r
 363   ==============================================================================\r
 364     [..] This section provide functions allowing to program SDIO DMA transfer.\r
 365 \r
 366 @endverbatim\r
 367   * @{\r
 368   */\r
 369 \r
 370 /**\r
 371   * @brief  Enables or disables the SDIO DMA request.\r
 372   * @param  NewState: new state of the selected SDIO DMA request.\r
 373   *   This parameter can be: ENABLE or DISABLE.\r
 374   * @retval None\r
 375   */\r
 376 void SDIO_DMACmd(FunctionalState NewState)\r
 377 {\r
 378   /* Check the parameters */\r
 379   assert_param(IS_FUNCTIONAL_STATE(NewState));\r
 380   \r
 381   *(__IO uint32_t *) DCTRL_DMAEN_BB = (uint32_t)NewState;\r
 382 }\r
 383 \r
 384 /**\r
 385   * @}\r
 386   */\r
 387 \r
 388 /** @defgroup SDIO_Group3 Command path state machine (CPSM) management functions\r
 389  *  @brief   Command path state machine (CPSM) management functions \r
 390  *\r
 391  @verbatim\r
 392   ==============================================================================\r
 393        ##### Command path state machine (CPSM) management functions #####\r
 394   ==============================================================================\r
 395   [..] This section provide functions allowing to program and read the Command \r
 396        path state machine (CPSM).\r
 397 \r
 398 @endverbatim\r
 399   * @{\r
 400   */\r
 401 \r
 402 /**\r
 403   * @brief  Initializes the SDIO Command according to the specified \r
 404   *   parameters in the SDIO_CmdInitStruct and send the command.\r
 405   * @param  SDIO_CmdInitStruct : pointer to a SDIO_CmdInitTypeDef \r
 406   *   structure that contains the configuration information for the SDIO command.\r
 407   * @retval None\r
 408   */\r
 409 void SDIO_SendCommand(SDIO_CmdInitTypeDef *SDIO_CmdInitStruct)\r
 410 {\r
 411   uint32_t tmpreg = 0;\r
 412   \r
 413   /* Check the parameters */\r
 414   assert_param(IS_SDIO_CMD_INDEX(SDIO_CmdInitStruct->SDIO_CmdIndex));\r
 415   assert_param(IS_SDIO_RESPONSE(SDIO_CmdInitStruct->SDIO_Response));\r
 416   assert_param(IS_SDIO_WAIT(SDIO_CmdInitStruct->SDIO_Wait));\r
 417   assert_param(IS_SDIO_CPSM(SDIO_CmdInitStruct->SDIO_CPSM));\r
 418   \r
 419 /*---------------------------- SDIO ARG Configuration ------------------------*/\r
 420   /* Set the SDIO Argument value */\r
 421   SDIO->ARG = SDIO_CmdInitStruct->SDIO_Argument;\r
 422   \r
 423 /*---------------------------- SDIO CMD Configuration ------------------------*/  \r
 424   /* Get the SDIO CMD value */\r
 425   tmpreg = SDIO->CMD;\r
 426   /* Clear CMDINDEX, WAITRESP, WAITINT, WAITPEND, CPSMEN bits */\r
 427   tmpreg &= CMD_CLEAR_MASK;\r
 428   /* Set CMDINDEX bits according to SDIO_CmdIndex value */\r
 429   /* Set WAITRESP bits according to SDIO_Response value */\r
 430   /* Set WAITINT and WAITPEND bits according to SDIO_Wait value */\r
 431   /* Set CPSMEN bits according to SDIO_CPSM value */\r
 432   tmpreg |= (uint32_t)SDIO_CmdInitStruct->SDIO_CmdIndex | SDIO_CmdInitStruct->SDIO_Response\r
 433            | SDIO_CmdInitStruct->SDIO_Wait | SDIO_CmdInitStruct->SDIO_CPSM;\r
 434   \r
 435   /* Write to SDIO CMD */\r
 436   SDIO->CMD = tmpreg;\r
 437 }\r
 438 \r
 439 /**\r
 440   * @brief  Fills each SDIO_CmdInitStruct member with its default value.\r
 441   * @param  SDIO_CmdInitStruct: pointer to an SDIO_CmdInitTypeDef \r
 442   *   structure which will be initialized.\r
 443   * @retval None\r
 444   */\r
 445 void SDIO_CmdStructInit(SDIO_CmdInitTypeDef* SDIO_CmdInitStruct)\r
 446 {\r
 447   /* SDIO_CmdInitStruct members default value */\r
 448   SDIO_CmdInitStruct->SDIO_Argument = 0x00;\r
 449   SDIO_CmdInitStruct->SDIO_CmdIndex = 0x00;\r
 450   SDIO_CmdInitStruct->SDIO_Response = SDIO_Response_No;\r
 451   SDIO_CmdInitStruct->SDIO_Wait = SDIO_Wait_No;\r
 452   SDIO_CmdInitStruct->SDIO_CPSM = SDIO_CPSM_Disable;\r
 453 }\r
 454 \r
 455 /**\r
 456   * @brief  Returns command index of last command for which response received.\r
 457   * @param  None\r
 458   * @retval Returns the command index of the last command response received.\r
 459   */\r
 460 uint8_t SDIO_GetCommandResponse(void)\r
 461 {\r
 462   return (uint8_t)(SDIO->RESPCMD);\r
 463 }\r
 464 \r
 465 /**\r
 466   * @brief  Returns response received from the card for the last command.\r
 467   * @param  SDIO_RESP: Specifies the SDIO response register. \r
 468   *   This parameter can be one of the following values:\r
 469   *     @arg SDIO_RESP1: Response Register 1.\r
 470   *     @arg SDIO_RESP2: Response Register 2.\r
 471   *     @arg SDIO_RESP3: Response Register 3.\r
 472   *     @arg SDIO_RESP4: Response Register 4.\r
 473   * @retval The Corresponding response register value.\r
 474   */\r
 475 uint32_t SDIO_GetResponse(uint32_t SDIO_RESP)\r
 476 {\r
 477   __IO uint32_t tmp = 0;\r
 478 \r
 479   /* Check the parameters */\r
 480   assert_param(IS_SDIO_RESP(SDIO_RESP));\r
 481 \r
 482   tmp = SDIO_RESP_ADDR + SDIO_RESP;\r
 483   \r
 484   return (*(__IO uint32_t *) tmp); \r
 485 }\r
 486 \r
 487 /**\r
 488   * @}\r
 489   */\r
 490 \r
 491 /** @defgroup SDIO_Group4 Data path state machine (DPSM) management functions\r
 492  *  @brief   Data path state machine (DPSM) management functions\r
 493  *\r
 494  @verbatim\r
 495   ==============================================================================\r
 496         ##### Data path state machine (DPSM) management functions #####\r
 497   ==============================================================================\r
 498   [..] This section provide functions allowing to program and read the Data path \r
 499        state machine (DPSM).\r
 500 \r
 501 @endverbatim\r
 502   * @{\r
 503   */\r
 504 \r
 505 /**\r
 506   * @brief  Initializes the SDIO data path according to the specified \r
 507   *   parameters in the SDIO_DataInitStruct.\r
 508   * @param  SDIO_DataInitStruct : pointer to a SDIO_DataInitTypeDef structure that\r
 509   *   contains the configuration information for the SDIO command.\r
 510   * @retval None\r
 511   */\r
 512 void SDIO_DataConfig(SDIO_DataInitTypeDef* SDIO_DataInitStruct)\r
 513 {\r
 514   uint32_t tmpreg = 0;\r
 515   \r
 516   /* Check the parameters */\r
 517   assert_param(IS_SDIO_DATA_LENGTH(SDIO_DataInitStruct->SDIO_DataLength));\r
 518   assert_param(IS_SDIO_BLOCK_SIZE(SDIO_DataInitStruct->SDIO_DataBlockSize));\r
 519   assert_param(IS_SDIO_TRANSFER_DIR(SDIO_DataInitStruct->SDIO_TransferDir));\r
 520   assert_param(IS_SDIO_TRANSFER_MODE(SDIO_DataInitStruct->SDIO_TransferMode));\r
 521   assert_param(IS_SDIO_DPSM(SDIO_DataInitStruct->SDIO_DPSM));\r
 522 \r
 523 /*---------------------------- SDIO DTIMER Configuration ---------------------*/\r
 524   /* Set the SDIO Data TimeOut value */\r
 525   SDIO->DTIMER = SDIO_DataInitStruct->SDIO_DataTimeOut;\r
 526 \r
 527 /*---------------------------- SDIO DLEN Configuration -----------------------*/\r
 528   /* Set the SDIO DataLength value */\r
 529   SDIO->DLEN = SDIO_DataInitStruct->SDIO_DataLength;\r
 530 \r
 531 /*---------------------------- SDIO DCTRL Configuration ----------------------*/  \r
 532   /* Get the SDIO DCTRL value */\r
 533   tmpreg = SDIO->DCTRL;\r
 534   /* Clear DEN, DTMODE, DTDIR and DBCKSIZE bits */\r
 535   tmpreg &= DCTRL_CLEAR_MASK;\r
 536   /* Set DEN bit according to SDIO_DPSM value */\r
 537   /* Set DTMODE bit according to SDIO_TransferMode value */\r
 538   /* Set DTDIR bit according to SDIO_TransferDir value */\r
 539   /* Set DBCKSIZE bits according to SDIO_DataBlockSize value */\r
 540   tmpreg |= (uint32_t)SDIO_DataInitStruct->SDIO_DataBlockSize | SDIO_DataInitStruct->SDIO_TransferDir\r
 541            | SDIO_DataInitStruct->SDIO_TransferMode | SDIO_DataInitStruct->SDIO_DPSM;\r
 542 \r
 543   /* Write to SDIO DCTRL */\r
 544   SDIO->DCTRL = tmpreg;\r
 545 }\r
 546 \r
 547 /**\r
 548   * @brief  Fills each SDIO_DataInitStruct member with its default value.\r
 549   * @param  SDIO_DataInitStruct: pointer to an SDIO_DataInitTypeDef structure which\r
 550   *   will be initialized.\r
 551   * @retval None\r
 552   */\r
 553 void SDIO_DataStructInit(SDIO_DataInitTypeDef* SDIO_DataInitStruct)\r
 554 {\r
 555   /* SDIO_DataInitStruct members default value */\r
 556   SDIO_DataInitStruct->SDIO_DataTimeOut = 0xFFFFFFFF;\r
 557   SDIO_DataInitStruct->SDIO_DataLength = 0x00;\r
 558   SDIO_DataInitStruct->SDIO_DataBlockSize = SDIO_DataBlockSize_1b;\r
 559   SDIO_DataInitStruct->SDIO_TransferDir = SDIO_TransferDir_ToCard;\r
 560   SDIO_DataInitStruct->SDIO_TransferMode = SDIO_TransferMode_Block;  \r
 561   SDIO_DataInitStruct->SDIO_DPSM = SDIO_DPSM_Disable;\r
 562 }\r
 563 \r
 564 /**\r
 565   * @brief  Returns number of remaining data bytes to be transferred.\r
 566   * @param  None\r
 567   * @retval Number of remaining data bytes to be transferred\r
 568   */\r
 569 uint32_t SDIO_GetDataCounter(void)\r
 570 { \r
 571   return SDIO->DCOUNT;\r
 572 }\r
 573 \r
 574 /**\r
 575   * @brief  Read one data word from Rx FIFO.\r
 576   * @param  None\r
 577   * @retval Data received\r
 578   */\r
 579 uint32_t SDIO_ReadData(void)\r
 580 { \r
 581   return SDIO->FIFO;\r
 582 }\r
 583 \r
 584 /**\r
 585   * @brief  Write one data word to Tx FIFO.\r
 586   * @param  Data: 32-bit data word to write.\r
 587   * @retval None\r
 588   */\r
 589 void SDIO_WriteData(uint32_t Data)\r
 590 { \r
 591   SDIO->FIFO = Data;\r
 592 }\r
 593 \r
 594 /**\r
 595   * @brief  Returns the number of words left to be written to or read from FIFO.        \r
 596   * @param  None\r
 597   * @retval Remaining number of words.\r
 598   */\r
 599 uint32_t SDIO_GetFIFOCount(void)\r
 600 { \r
 601   return SDIO->FIFOCNT;\r
 602 }\r
 603 \r
 604 /**\r
 605   * @}\r
 606   */\r
 607 \r
 608 /** @defgroup SDIO_Group5 SDIO IO Cards mode management functions\r
 609  *  @brief   SDIO IO Cards mode management functions\r
 610  *\r
 611  @verbatim\r
 612   ==============================================================================\r
 613               ##### SDIO IO Cards mode management functions #####\r
 614   ==============================================================================\r
 615   [..] This section provide functions allowing to program and read the SDIO IO \r
 616        Cards.\r
 617 \r
 618 @endverbatim\r
 619   * @{\r
 620   */\r
 621 \r
 622 /**\r
 623   * @brief  Starts the SD I/O Read Wait operation.      \r
 624   * @param  NewState: new state of the Start SDIO Read Wait operation. \r
 625   *   This parameter can be: ENABLE or DISABLE.\r
 626   * @retval None\r
 627   */\r
 628 void SDIO_StartSDIOReadWait(FunctionalState NewState)\r
 629 { \r
 630   /* Check the parameters */\r
 631   assert_param(IS_FUNCTIONAL_STATE(NewState));\r
 632   \r
 633   *(__IO uint32_t *) DCTRL_RWSTART_BB = (uint32_t) NewState;\r
 634 }\r
 635 \r
 636 /**\r
 637   * @brief  Stops the SD I/O Read Wait operation.       \r
 638   * @param  NewState: new state of the Stop SDIO Read Wait operation. \r
 639   *   This parameter can be: ENABLE or DISABLE.\r
 640   * @retval None\r
 641   */\r
 642 void SDIO_StopSDIOReadWait(FunctionalState NewState)\r
 643 { \r
 644   /* Check the parameters */\r
 645   assert_param(IS_FUNCTIONAL_STATE(NewState));\r
 646   \r
 647   *(__IO uint32_t *) DCTRL_RWSTOP_BB = (uint32_t) NewState;\r
 648 }\r
 649 \r
 650 /**\r
 651   * @brief  Sets one of the two options of inserting read wait interval.\r
 652   * @param  SDIO_ReadWaitMode: SD I/O Read Wait operation mode.\r
 653   *   This parametre can be:\r
 654   *     @arg SDIO_ReadWaitMode_CLK: Read Wait control by stopping SDIOCLK.\r
 655   *     @arg SDIO_ReadWaitMode_DATA2: Read Wait control using SDIO_DATA2.\r
 656   * @retval None\r
 657   */\r
 658 void SDIO_SetSDIOReadWaitMode(uint32_t SDIO_ReadWaitMode)\r
 659 {\r
 660   /* Check the parameters */\r
 661   assert_param(IS_SDIO_READWAIT_MODE(SDIO_ReadWaitMode));\r
 662   \r
 663   *(__IO uint32_t *) DCTRL_RWMOD_BB = SDIO_ReadWaitMode;\r
 664 }\r
 665 \r
 666 /**\r
 667   * @brief  Enables or disables the SD I/O Mode Operation.\r
 668   * @param  NewState: new state of SDIO specific operation. \r
 669   *   This parameter can be: ENABLE or DISABLE.\r
 670   * @retval None\r
 671   */\r
 672 void SDIO_SetSDIOOperation(FunctionalState NewState)\r
 673 { \r
 674   /* Check the parameters */\r
 675   assert_param(IS_FUNCTIONAL_STATE(NewState));\r
 676   \r
 677   *(__IO uint32_t *) DCTRL_SDIOEN_BB = (uint32_t)NewState;\r
 678 }\r
 679 \r
 680 /**\r
 681   * @brief  Enables or disables the SD I/O Mode suspend command sending.\r
 682   * @param  NewState: new state of the SD I/O Mode suspend command.\r
 683   *   This parameter can be: ENABLE or DISABLE.\r
 684   * @retval None\r
 685   */\r
 686 void SDIO_SendSDIOSuspendCmd(FunctionalState NewState)\r
 687 { \r
 688   /* Check the parameters */\r
 689   assert_param(IS_FUNCTIONAL_STATE(NewState));\r
 690   \r
 691   *(__IO uint32_t *) CMD_SDIOSUSPEND_BB = (uint32_t)NewState;\r
 692 }\r
 693 \r
 694 /**\r
 695   * @}\r
 696   */\r
 697 \r
 698 /** @defgroup SDIO_Group6 CE-ATA mode management functions\r
 699  *  @brief   CE-ATA mode management functions\r
 700  *\r
 701  @verbatim\r
 702   ==============================================================================\r
 703                     ##### CE-ATA mode management functions #####\r
 704   ==============================================================================\r
 705   [..] This section provide functions allowing to program and read the CE-ATA \r
 706        card.\r
 707 \r
 708 @endverbatim\r
 709   * @{\r
 710   */\r
 711 \r
 712 /**\r
 713   * @brief  Enables or disables the command completion signal.\r
 714   * @param  NewState: new state of command completion signal. \r
 715   *   This parameter can be: ENABLE or DISABLE.\r
 716   * @retval None\r
 717   */\r
 718 void SDIO_CommandCompletionCmd(FunctionalState NewState)\r
 719 { \r
 720   /* Check the parameters */\r
 721   assert_param(IS_FUNCTIONAL_STATE(NewState));\r
 722   \r
 723   *(__IO uint32_t *) CMD_ENCMDCOMPL_BB = (uint32_t)NewState;\r
 724 }\r
 725 \r
 726 /**\r
 727   * @brief  Enables or disables the CE-ATA interrupt.\r
 728   * @param  NewState: new state of CE-ATA interrupt. This parameter can be: ENABLE or DISABLE.\r
 729   * @retval None\r
 730   */\r
 731 void SDIO_CEATAITCmd(FunctionalState NewState)\r
 732 { \r
 733   /* Check the parameters */\r
 734   assert_param(IS_FUNCTIONAL_STATE(NewState));\r
 735   \r
 736   *(__IO uint32_t *) CMD_NIEN_BB = (uint32_t)((~((uint32_t)NewState)) & ((uint32_t)0x1));\r
 737 }\r
 738 \r
 739 /**\r
 740   * @brief  Sends CE-ATA command (CMD61).\r
 741   * @param  NewState: new state of CE-ATA command. This parameter can be: ENABLE or DISABLE.\r
 742   * @retval None\r
 743   */\r
 744 void SDIO_SendCEATACmd(FunctionalState NewState)\r
 745 { \r
 746   /* Check the parameters */\r
 747   assert_param(IS_FUNCTIONAL_STATE(NewState));\r
 748   \r
 749   *(__IO uint32_t *) CMD_ATACMD_BB = (uint32_t)NewState;\r
 750 }\r
 751 \r
 752 /**\r
 753   * @}\r
 754   */\r
 755 \r
 756 /** @defgroup SDIO_Group7 Interrupts and flags management functions\r
 757  *  @brief   Interrupts and flags management functions  \r
 758 \r
 759 \r
 760  @verbatim\r
 761   ==============================================================================\r
 762               ##### Interrupts and flags management functions #####\r
 763   ==============================================================================\r
 764 \r
 765  @endverbatim\r
 766   * @{\r
 767   */\r
 768 \r
 769 /**\r
 770   * @brief  Enables or disables the SDIO interrupts.\r
 771   * @param  SDIO_IT: specifies the SDIO interrupt sources to be enabled or disabled.\r
 772   *   This parameter can be one or a combination of the following values:\r
 773   *     @arg SDIO_IT_CCRCFAIL: Command response received (CRC check failed) interrupt.\r
 774   *     @arg SDIO_IT_DCRCFAIL: Data block sent/received (CRC check failed) interrupt.\r
 775   *     @arg SDIO_IT_CTIMEOUT: Command response timeout interrupt.\r
 776   *     @arg SDIO_IT_DTIMEOUT: Data timeout interrupt.\r
 777   *     @arg SDIO_IT_TXUNDERR: Transmit FIFO underrun error interrupt.\r
 778   *     @arg SDIO_IT_RXOVERR:  Received FIFO overrun error interrupt.\r
 779   *     @arg SDIO_IT_CMDREND:  Command response received (CRC check passed) interrupt.\r
 780   *     @arg SDIO_IT_CMDSENT:  Command sent (no response required) interrupt.\r
 781   *     @arg SDIO_IT_DATAEND:  Data end (data counter, SDIDCOUNT, is zero) interrupt.\r
 782   *     @arg SDIO_IT_STBITERR: Start bit not detected on all data signals in wide \r
 783   *                            bus mode interrupt.\r
 784   *     @arg SDIO_IT_DBCKEND:  Data block sent/received (CRC check passed) interrupt.\r
 785   *     @arg SDIO_IT_CMDACT:   Command transfer in progress interrupt.\r
 786   *     @arg SDIO_IT_TXACT:    Data transmit in progress interrupt.\r
 787   *     @arg SDIO_IT_RXACT:    Data receive in progress interrupt.\r
 788   *     @arg SDIO_IT_TXFIFOHE: Transmit FIFO Half Empty interrupt.\r
 789   *     @arg SDIO_IT_RXFIFOHF: Receive FIFO Half Full interrupt.\r
 790   *     @arg SDIO_IT_TXFIFOF:  Transmit FIFO full interrupt.\r
 791   *     @arg SDIO_IT_RXFIFOF:  Receive FIFO full interrupt.\r
 792   *     @arg SDIO_IT_TXFIFOE:  Transmit FIFO empty interrupt.\r
 793   *     @arg SDIO_IT_RXFIFOE:  Receive FIFO empty interrupt.\r
 794   *     @arg SDIO_IT_TXDAVL:   Data available in transmit FIFO interrupt.\r
 795   *     @arg SDIO_IT_RXDAVL:   Data available in receive FIFO interrupt.\r
 796   *     @arg SDIO_IT_SDIOIT:   SD I/O interrupt received interrupt.\r
 797   *     @arg SDIO_IT_CEATAEND: CE-ATA command completion signal received for CMD61 interrupt.\r
 798   * @param  NewState: new state of the specified SDIO interrupts.\r
 799   *   This parameter can be: ENABLE or DISABLE.\r
 800   * @retval None \r
 801   */\r
 802 void SDIO_ITConfig(uint32_t SDIO_IT, FunctionalState NewState)\r
 803 {\r
 804   /* Check the parameters */\r
 805   assert_param(IS_SDIO_IT(SDIO_IT));\r
 806   assert_param(IS_FUNCTIONAL_STATE(NewState));\r
 807   \r
 808   if (NewState != DISABLE)\r
 809   {\r
 810     /* Enable the SDIO interrupts */\r
 811     SDIO->MASK |= SDIO_IT;\r
 812   }\r
 813   else\r
 814   {\r
 815     /* Disable the SDIO interrupts */\r
 816     SDIO->MASK &= ~SDIO_IT;\r
 817   } \r
 818 }\r
 819 \r
 820 /**\r
 821   * @brief  Checks whether the specified SDIO flag is set or not.\r
 822   * @param  SDIO_FLAG: specifies the flag to check. \r
 823   *   This parameter can be one of the following values:\r
 824   *     @arg SDIO_FLAG_CCRCFAIL: Command response received (CRC check failed).\r
 825   *     @arg SDIO_FLAG_DCRCFAIL: Data block sent/received (CRC check failed).\r
 826   *     @arg SDIO_FLAG_CTIMEOUT: Command response timeout.\r
 827   *     @arg SDIO_FLAG_DTIMEOUT: Data timeout.\r
 828   *     @arg SDIO_FLAG_TXUNDERR: Transmit FIFO underrun error.\r
 829   *     @arg SDIO_FLAG_RXOVERR:  Received FIFO overrun error.\r
 830   *     @arg SDIO_FLAG_CMDREND:  Command response received (CRC check passed).\r
 831   *     @arg SDIO_FLAG_CMDSENT:  Command sent (no response required).\r
 832   *     @arg SDIO_FLAG_DATAEND:  Data end (data counter, SDIDCOUNT, is zero).\r
 833   *     @arg SDIO_FLAG_STBITERR: Start bit not detected on all data signals in wide \r
 834   *                              bus mode.\r
 835   *     @arg SDIO_FLAG_DBCKEND:  Data block sent/received (CRC check passed).\r
 836   *     @arg SDIO_FLAG_CMDACT:   Command transfer in progress.\r
 837   *     @arg SDIO_FLAG_TXACT:    Data transmit in progress.\r
 838   *     @arg SDIO_FLAG_RXACT:    Data receive in progress.\r
 839   *     @arg SDIO_FLAG_TXFIFOHE: Transmit FIFO Half Empty.\r
 840   *     @arg SDIO_FLAG_RXFIFOHF: Receive FIFO Half Full.\r
 841   *     @arg SDIO_FLAG_TXFIFOF:  Transmit FIFO full.\r
 842   *     @arg SDIO_FLAG_RXFIFOF:  Receive FIFO full.\r
 843   *     @arg SDIO_FLAG_TXFIFOE:  Transmit FIFO empty.\r
 844   *     @arg SDIO_FLAG_RXFIFOE:  Receive FIFO empty.\r
 845   *     @arg SDIO_FLAG_TXDAVL:   Data available in transmit FIFO.\r
 846   *     @arg SDIO_FLAG_RXDAVL:   Data available in receive FIFO.\r
 847   *     @arg SDIO_FLAG_SDIOIT:   SD I/O interrupt received.\r
 848   *     @arg SDIO_FLAG_CEATAEND: CE-ATA command completion signal received for CMD61.\r
 849   * @retval The new state of SDIO_FLAG (SET or RESET).\r
 850   */\r
 851 FlagStatus SDIO_GetFlagStatus(uint32_t SDIO_FLAG)\r
 852 { \r
 853   FlagStatus bitstatus = RESET;\r
 854   \r
 855   /* Check the parameters */\r
 856   assert_param(IS_SDIO_FLAG(SDIO_FLAG));\r
 857   \r
 858   if ((SDIO->STA & SDIO_FLAG) != (uint32_t)RESET)\r
 859   {\r
 860     bitstatus = SET;\r
 861   }\r
 862   else\r
 863   {\r
 864     bitstatus = RESET;\r
 865   }\r
 866   return bitstatus;\r
 867 }\r
 868 \r
 869 /**\r
 870   * @brief  Clears the SDIO's pending flags.\r
 871   * @param  SDIO_FLAG: specifies the flag to clear.  \r
 872   *   This parameter can be one or a combination of the following values:\r
 873   *     @arg SDIO_FLAG_CCRCFAIL: Command response received (CRC check failed).\r
 874   *     @arg SDIO_FLAG_DCRCFAIL: Data block sent/received (CRC check failed).\r
 875   *     @arg SDIO_FLAG_CTIMEOUT: Command response timeout.\r
 876   *     @arg SDIO_FLAG_DTIMEOUT: Data timeout.\r
 877   *     @arg SDIO_FLAG_TXUNDERR: Transmit FIFO underrun error.\r
 878   *     @arg SDIO_FLAG_RXOVERR:  Received FIFO overrun error.\r
 879   *     @arg SDIO_FLAG_CMDREND:  Command response received (CRC check passed).\r
 880   *     @arg SDIO_FLAG_CMDSENT:  Command sent (no response required).\r
 881   *     @arg SDIO_FLAG_DATAEND:  Data end (data counter, SDIDCOUNT, is zero).\r
 882   *     @arg SDIO_FLAG_STBITERR: Start bit not detected on all data signals in wide \r
 883   *                              bus mode.\r
 884   *     @arg SDIO_FLAG_DBCKEND:  Data block sent/received (CRC check passed).\r
 885   *     @arg SDIO_FLAG_SDIOIT:   SD I/O interrupt received.\r
 886   *     @arg SDIO_FLAG_CEATAEND: CE-ATA command completion signal received for CMD61.\r
 887   * @retval None\r
 888   */\r
 889 void SDIO_ClearFlag(uint32_t SDIO_FLAG)\r
 890 { \r
 891   /* Check the parameters */\r
 892   assert_param(IS_SDIO_CLEAR_FLAG(SDIO_FLAG));\r
 893    \r
 894   SDIO->ICR = SDIO_FLAG;\r
 895 }\r
 896 \r
 897 /**\r
 898   * @brief  Checks whether the specified SDIO interrupt has occurred or not.\r
 899   * @param  SDIO_IT: specifies the SDIO interrupt source to check. \r
 900   *   This parameter can be one of the following values:\r
 901   *     @arg SDIO_IT_CCRCFAIL: Command response received (CRC check failed) interrupt.\r
 902   *     @arg SDIO_IT_DCRCFAIL: Data block sent/received (CRC check failed) interrupt.\r
 903   *     @arg SDIO_IT_CTIMEOUT: Command response timeout interrupt.\r
 904   *     @arg SDIO_IT_DTIMEOUT: Data timeout interrupt.\r
 905   *     @arg SDIO_IT_TXUNDERR: Transmit FIFO underrun error interrupt.\r
 906   *     @arg SDIO_IT_RXOVERR:  Received FIFO overrun error interrupt.\r
 907   *     @arg SDIO_IT_CMDREND:  Command response received (CRC check passed) interrupt.\r
 908   *     @arg SDIO_IT_CMDSENT:  Command sent (no response required) interrupt.\r
 909   *     @arg SDIO_IT_DATAEND:  Data end (data counter, SDIDCOUNT, is zero) interrupt.\r
 910   *     @arg SDIO_IT_STBITERR: Start bit not detected on all data signals in wide \r
 911   *                            bus mode interrupt.\r
 912   *     @arg SDIO_IT_DBCKEND:  Data block sent/received (CRC check passed) interrupt.\r
 913   *     @arg SDIO_IT_CMDACT:   Command transfer in progress interrupt.\r
 914   *     @arg SDIO_IT_TXACT:    Data transmit in progress interrupt.\r
 915   *     @arg SDIO_IT_RXACT:    Data receive in progress interrupt.\r
 916   *     @arg SDIO_IT_TXFIFOHE: Transmit FIFO Half Empty interrupt.\r
 917   *     @arg SDIO_IT_RXFIFOHF: Receive FIFO Half Full interrupt.\r
 918   *     @arg SDIO_IT_TXFIFOF:  Transmit FIFO full interrupt.\r
 919   *     @arg SDIO_IT_RXFIFOF:  Receive FIFO full interrupt.\r
 920   *     @arg SDIO_IT_TXFIFOE:  Transmit FIFO empty interrupt.\r
 921   *     @arg SDIO_IT_RXFIFOE:  Receive FIFO empty interrupt.\r
 922   *     @arg SDIO_IT_TXDAVL:   Data available in transmit FIFO interrupt.\r
 923   *     @arg SDIO_IT_RXDAVL:   Data available in receive FIFO interrupt.\r
 924   *     @arg SDIO_IT_SDIOIT:   SD I/O interrupt received interrupt.\r
 925   *     @arg SDIO_IT_CEATAEND: CE-ATA command completion signal received for CMD61 interrupt.\r
 926   * @retval The new state of SDIO_IT (SET or RESET).\r
 927   */\r
 928 ITStatus SDIO_GetITStatus(uint32_t SDIO_IT)\r
 929 { \r
 930   ITStatus bitstatus = RESET;\r
 931   \r
 932   /* Check the parameters */\r
 933   assert_param(IS_SDIO_GET_IT(SDIO_IT));\r
 934   if ((SDIO->STA & SDIO_IT) != (uint32_t)RESET)  \r
 935   {\r
 936     bitstatus = SET;\r
 937   }\r
 938   else\r
 939   {\r
 940     bitstatus = RESET;\r
 941   }\r
 942   return bitstatus;\r
 943 }\r
 944 \r
 945 /**\r
 946   * @brief  Clears the SDIO's interrupt pending bits.\r
 947   * @param  SDIO_IT: specifies the interrupt pending bit to clear. \r
 948   *   This parameter can be one or a combination of the following values:\r
 949   *     @arg SDIO_IT_CCRCFAIL: Command response received (CRC check failed) interrupt.\r
 950   *     @arg SDIO_IT_DCRCFAIL: Data block sent/received (CRC check failed) interrupt.\r
 951   *     @arg SDIO_IT_CTIMEOUT: Command response timeout interrupt.\r
 952   *     @arg SDIO_IT_DTIMEOUT: Data timeout interrupt.\r
 953   *     @arg SDIO_IT_TXUNDERR: Transmit FIFO underrun error interrupt.\r
 954   *     @arg SDIO_IT_RXOVERR:  Received FIFO overrun error interrupt.\r
 955   *     @arg SDIO_IT_CMDREND:  Command response received (CRC check passed) interrupt.\r
 956   *     @arg SDIO_IT_CMDSENT:  Command sent (no response required) interrupt.\r
 957   *     @arg SDIO_IT_DATAEND:  Data end (data counter, SDIDCOUNT, is zero) interrupt.\r
 958   *     @arg SDIO_IT_STBITERR: Start bit not detected on all data signals in wide \r
 959   *                            bus mode interrupt.\r
 960   *     @arg SDIO_IT_SDIOIT:   SD I/O interrupt received interrupt.\r
 961   *     @arg SDIO_IT_CEATAEND: CE-ATA command completion signal received for CMD61.\r
 962   * @retval None\r
 963   */\r
 964 void SDIO_ClearITPendingBit(uint32_t SDIO_IT)\r
 965 { \r
 966   /* Check the parameters */\r
 967   assert_param(IS_SDIO_CLEAR_IT(SDIO_IT));\r
 968    \r
 969   SDIO->ICR = SDIO_IT;\r
 970 }\r
 971 \r
 972 /**\r
 973   * @}\r
 974   */\r
 975 \r
 976 /**\r
 977   * @}\r
 978   */\r
 979 \r
 980 /**\r
 981   * @}\r
 982   */\r
 983 \r
 984 /************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r