git.sur5r.net Git - freertos/blob

   1 /*\r
   2     FreeRTOS V7.0.1 - Copyright (C) 2011 Real Time Engineers Ltd.\r
   3         \r
   4 \r
   5     ***************************************************************************\r
   6      *                                                                       *\r
   7      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
   8      *    Complete, revised, and edited pdf reference manuals are also       *\r
   9      *    available.                                                         *\r
  10      *                                                                       *\r
  11      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  12      *    ensuring you get running as quickly as possible and with an        *\r
  13      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  14      *    the FreeRTOS project to continue with its mission of providing     *\r
  15      *    professional grade, cross platform, de facto standard solutions    *\r
  16      *    for microcontrollers - completely free of charge!                  *\r
  17      *                                                                       *\r
  18      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  19      *                                                                       *\r
  20      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  21      *                                                                       *\r
  22     ***************************************************************************\r
  23 \r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  31     distribute a combined work that includes FreeRTOS without being obliged to\r
  32     provide the source code for proprietary components outside of the FreeRTOS\r
  33     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  34     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  35     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public\r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43 \r
  44     http://www.FreeRTOS.org - Documentation, latest information, license and\r
  45     contact details.\r
  46 \r
  47     http://www.SafeRTOS.com - A version that is certified for use in safety\r
  48     critical systems.\r
  49 \r
  50     http://www.OpenRTOS.com - Commercial support, development, porting,\r
  51     licensing and training services.\r
  52 */\r
  53 \r
  54 /*-----------------------------------------------------------\r
  55  * Implementation of functions defined in portable.h for the MicroBlaze port.\r
  56  *----------------------------------------------------------*/\r
  57 \r
  58 \r
  59 /* Scheduler includes. */\r
  60 #include "FreeRTOS.h"\r
  61 #include "task.h"\r
  62 \r
  63 /* Standard includes. */\r
  64 #include <string.h>\r
  65 \r
  66 /* Hardware includes. */\r
  67 #include <xintc.h>\r
  68 #include <xintc_i.h>\r
  69 #include <xtmrctr.h>\r
  70 \r
  71 /* Tasks are started with interrupts enabled. */\r
  72 #define portINITIAL_MSR_STATE           ( ( portSTACK_TYPE ) 0x02 )\r
  73 \r
  74 /* Tasks are started with a critical section nesting of 0 - however prior\r
  75 to the scheduler being commenced we don't want the critical nesting level\r
  76 to reach zero, so it is initialised to a high value. */\r
  77 #define portINITIAL_NESTING_VALUE       ( 0xff )\r
  78 \r
  79 /* Our hardware setup only uses one counter. */\r
  80 #define portCOUNTER_0                           0\r
  81 \r
  82 /* The stack used by the ISR is filled with a known value to assist in\r
  83 debugging. */\r
  84 #define portISR_STACK_FILL_VALUE        0x55555555\r
  85 \r
  86 /* Counts the nesting depth of calls to portENTER_CRITICAL().  Each task \r
  87 maintains it's own count, so this variable is saved as part of the task\r
  88 context. */\r
  89 volatile unsigned portBASE_TYPE uxCriticalNesting = portINITIAL_NESTING_VALUE;\r
  90 \r
  91 /* To limit the amount of stack required by each task, this port uses a\r
  92 separate stack for interrupts. */\r
  93 unsigned long *pulISRStack;\r
  94 \r
  95 /*-----------------------------------------------------------*/\r
  96 \r
  97 /*\r
  98  * Call an application provided callback to set up the periodic interrupt used\r
  99  * for the RTOS tick.  Using an application callback allows the application\r
 100  * writer to decide\r
 101  */\r
 102 extern void vApplicationSetupTimerInterrupt( void );\r
 103 /*-----------------------------------------------------------*/\r
 104 \r
 105 /* \r
 106  * Initialise the stack of a task to look exactly as if a call to \r
 107  * portSAVE_CONTEXT had been made.\r
 108  * \r
 109  * See the header file portable.h.\r
 110  */\r
 111 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 112 {\r
 113 extern void *_SDA2_BASE_, *_SDA_BASE_;\r
 114 const unsigned long ulR2 = ( unsigned long ) &_SDA2_BASE_;\r
 115 const unsigned long ulR13 = ( unsigned long ) &_SDA_BASE_;\r
 116 \r
 117 #if 0\r
 118         #ifdef XPAR_MICROBLAZE_USE_ICACHE\r
 119                 microblaze_invalidate_icache();\r
 120                 microblaze_enable_icache();\r
 121         #endif\r
 122 \r
 123         #ifdef XPAR_MICROBLAZE_USE_DCACHE\r
 124                 microblaze_invalidate_dcache();\r
 125                 microblaze_enable_dcache();\r
 126         #endif\r
 127 #endif\r
 128 \r
 129         /* Place a few bytes of known values on the bottom of the stack. \r
 130         This is essential for the Microblaze port and these lines must\r
 131         not be omitted.  The parameter value will overwrite the \r
 132         0x22222222 value during the function prologue. */\r
 133         *pxTopOfStack = ( portSTACK_TYPE ) 0x11111111;\r
 134         pxTopOfStack--;\r
 135         *pxTopOfStack = ( portSTACK_TYPE ) 0x22222222;\r
 136         pxTopOfStack--;\r
 137         *pxTopOfStack = ( portSTACK_TYPE ) 0x33333333;\r
 138         pxTopOfStack--; \r
 139 \r
 140         /* First stack an initial value for the critical section nesting.  This\r
 141         is initialised to zero as tasks are started with interrupts enabled. */\r
 142         *pxTopOfStack = ( portSTACK_TYPE ) 0x00;        /* R0. */\r
 143 \r
 144         /* Place an initial value for all the general purpose registers. */\r
 145         pxTopOfStack--;\r
 146         *pxTopOfStack = ( portSTACK_TYPE ) ulR2;        /* R2 - small data area. */\r
 147         pxTopOfStack--;\r
 148         *pxTopOfStack = ( portSTACK_TYPE ) 0x03;        /* R3. */\r
 149         pxTopOfStack--;\r
 150         *pxTopOfStack = ( portSTACK_TYPE ) 0x04;        /* R4. */\r
 151         pxTopOfStack--;\r
 152         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters;/* R5 contains the function call parameters. */\r
 153         pxTopOfStack--;\r
 154         *pxTopOfStack = ( portSTACK_TYPE ) 0x06;        /* R6. */\r
 155         pxTopOfStack--;\r
 156         *pxTopOfStack = ( portSTACK_TYPE ) 0x07;        /* R7. */\r
 157         pxTopOfStack--;\r
 158         *pxTopOfStack = ( portSTACK_TYPE ) 0x08;        /* R8. */\r
 159         pxTopOfStack--;\r
 160         *pxTopOfStack = ( portSTACK_TYPE ) 0x09;        /* R9. */\r
 161         pxTopOfStack--;\r
 162         *pxTopOfStack = ( portSTACK_TYPE ) 0x0a;        /* R10. */\r
 163         pxTopOfStack--;\r
 164         *pxTopOfStack = ( portSTACK_TYPE ) 0x0b;        /* R11. */\r
 165         pxTopOfStack--;\r
 166         *pxTopOfStack = ( portSTACK_TYPE ) 0x0c;        /* R12. */\r
 167         pxTopOfStack--;\r
 168         *pxTopOfStack = ( portSTACK_TYPE ) ulR13;       /* R13 - small data read write area. */\r
 169         pxTopOfStack--;\r
 170         *pxTopOfStack = ( portSTACK_TYPE ) pxCode;      /* R14. */\r
 171         pxTopOfStack--;\r
 172         *pxTopOfStack = ( portSTACK_TYPE ) 0x0f;        /* R15. */\r
 173         pxTopOfStack--;\r
 174         *pxTopOfStack = ( portSTACK_TYPE ) 0x10;        /* R16. */\r
 175         pxTopOfStack--;\r
 176         *pxTopOfStack = ( portSTACK_TYPE ) 0x11;        /* R17. */\r
 177         pxTopOfStack--;\r
 178         *pxTopOfStack = ( portSTACK_TYPE ) 0x12;        /* R18. */\r
 179         pxTopOfStack--;\r
 180         *pxTopOfStack = ( portSTACK_TYPE ) 0x13;        /* R19. */\r
 181         pxTopOfStack--;\r
 182         *pxTopOfStack = ( portSTACK_TYPE ) 0x14;        /* R20. */\r
 183         pxTopOfStack--;\r
 184         *pxTopOfStack = ( portSTACK_TYPE ) 0x15;        /* R21. */\r
 185         pxTopOfStack--;\r
 186         *pxTopOfStack = ( portSTACK_TYPE ) 0x16;        /* R22. */\r
 187         pxTopOfStack--;\r
 188         *pxTopOfStack = ( portSTACK_TYPE ) 0x17;        /* R23. */\r
 189         pxTopOfStack--;\r
 190         *pxTopOfStack = ( portSTACK_TYPE ) 0x18;        /* R24. */\r
 191         pxTopOfStack--;\r
 192         *pxTopOfStack = ( portSTACK_TYPE ) 0x19;        /* R25. */\r
 193         pxTopOfStack--;\r
 194         *pxTopOfStack = ( portSTACK_TYPE ) 0x1a;        /* R26. */\r
 195         pxTopOfStack--;\r
 196         *pxTopOfStack = ( portSTACK_TYPE ) 0x1b;        /* R27. */\r
 197         pxTopOfStack--;\r
 198         *pxTopOfStack = ( portSTACK_TYPE ) 0x1c;        /* R28. */\r
 199         pxTopOfStack--;\r
 200         *pxTopOfStack = ( portSTACK_TYPE ) 0x1d;        /* R29. */\r
 201         pxTopOfStack--;\r
 202         *pxTopOfStack = ( portSTACK_TYPE ) 0x1e;        /* R30. */\r
 203         pxTopOfStack--;\r
 204 \r
 205         /* The MSR is stacked between R30 and R31. */\r
 206         *pxTopOfStack = portINITIAL_MSR_STATE;\r
 207         pxTopOfStack--;\r
 208 \r
 209         *pxTopOfStack = ( portSTACK_TYPE ) 0x1f;        /* R31. */\r
 210         pxTopOfStack--;\r
 211 \r
 212         /* Return a pointer to the top of the stack we have generated so this can\r
 213         be stored in the task control block for the task. */\r
 214         return pxTopOfStack;\r
 215 }\r
 216 /*-----------------------------------------------------------*/\r
 217 \r
 218 portBASE_TYPE xPortStartScheduler( void )\r
 219 {\r
 220 extern void ( vStartFirstTask )( void );\r
 221 int iStatus;\r
 222 \r
 223         /* Setup the hardware to generate the tick.  Interrupts are disabled when\r
 224         this function is called. */\r
 225         vApplicationSetupTimerInterrupt();\r
 226 \r
 227         /* Allocate the stack to be used by the interrupt handler. */\r
 228         pulISRStack = ( unsigned long * ) pvPortMalloc( configINTERRUPT_STACK_SIZE * sizeof( portSTACK_TYPE ) );\r
 229 \r
 230         /* Restore the context of the first task that is going to run. */\r
 231         if( pulISRStack != NULL )\r
 232         {\r
 233                 /* Fill the ISR stack with a known value to facilitate debugging. */\r
 234                 memset( pulISRStack, portISR_STACK_FILL_VALUE, configMINIMAL_STACK_SIZE * sizeof( portSTACK_TYPE ) );\r
 235                 pulISRStack += ( configMINIMAL_STACK_SIZE - 1 );\r
 236 \r
 237                 /* Enable exceptions. */\r
 238                 microblaze_enable_interrupts();\r
 239 \r
 240                 if( iStatus == XST_SUCCESS )\r
 241                 {\r
 242                         /* Kick off the first task. */\r
 243                         vStartFirstTask();\r
 244                 }\r
 245         }\r
 246 \r
 247         /* Should not get here as the tasks are now running! */\r
 248         return pdFALSE;\r
 249 }\r
 250 /*-----------------------------------------------------------*/\r
 251 \r
 252 void vPortEndScheduler( void )\r
 253 {\r
 254         /* Not implemented. */\r
 255 }\r
 256 /*-----------------------------------------------------------*/\r
 257 \r
 258 /*\r
 259  * Manual context switch called by portYIELD or taskYIELD.  \r
 260  */\r
 261 void vPortYield( void )\r
 262 {\r
 263 extern void VPortYieldASM( void );\r
 264 \r
 265         /* Perform the context switch in a critical section to assure it is\r
 266         not interrupted by the tick ISR.  It is not a problem to do this as\r
 267         each task maintains it's own interrupt status. */\r
 268         portENTER_CRITICAL();\r
 269                 /* Jump directly to the yield function to ensure there is no\r
 270                 compiler generated prologue code. */\r
 271                 asm volatile (  "bralid r14, VPortYieldASM              \n\t" \\r
 272                                                 "or r0, r0, r0                                  \n\t" );\r
 273         portEXIT_CRITICAL();\r
 274 }\r
 275 /*-----------------------------------------------------------*/\r
 276 \r
 277 /*\r
 278  * The task context has already been saved when this is called.\r
 279  *\r
 280  * This handler determines the interrupt source and calls the relevant \r
 281  * peripheral handler.\r
 282  */\r
 283 void vTaskISRHandler( void )\r
 284 {\r
 285 static unsigned long ulPending;    \r
 286 static XIntc_VectorTableEntry *pxTablePtr;\r
 287 static XIntc_Config *pxConfig;\r
 288 static unsigned long ulInterruptMask;\r
 289 \r
 290         /* Which interrupts are pending? */\r
 291         ulPending = XIntc_In32( ( XPAR_INTC_SINGLE_BASEADDR + XIN_IVR_OFFSET ) );\r
 292 \r
 293         if( ulPending < XPAR_INTC_MAX_NUM_INTR_INPUTS )\r
 294         {\r
 295 \r
 296                 ulInterruptMask = ( unsigned long ) 1 << ulPending;\r
 297 \r
 298                 /* Get the configuration data using the device ID */\r
 299                 pxConfig = &XIntc_ConfigTable[ ( unsigned long ) XPAR_INTC_SINGLE_DEVICE_ID ];\r
 300 \r
 301                 pxTablePtr = &( pxConfig->HandlerTable[ ulPending ] );\r
 302                 if( pxConfig->AckBeforeService & ( ulInterruptMask  ) )\r
 303                 {\r
 304                         XIntc_AckIntr( pxConfig->BaseAddress, ulInterruptMask );\r
 305                         pxTablePtr->Handler( pxTablePtr->CallBackRef );\r
 306                 }\r
 307                 else\r
 308                 {\r
 309                         pxTablePtr->Handler( pxTablePtr->CallBackRef );\r
 310                         XIntc_AckIntr( pxConfig->BaseAddress, ulInterruptMask );\r
 311                 }\r
 312         }\r
 313 }\r
 314 /*-----------------------------------------------------------*/\r
 315 \r
 316 /* \r
 317  * Handler for the timer interrupt.\r
 318  */\r
 319 void vTickISR( void *pvUnused, unsigned char ucUnused )\r
 320 {\r
 321         /* Ensure the unused parameter does not generate a compiler warning. */\r
 322         ( void ) pvUnused;\r
 323 \r
 324         /* Increment the RTOS tick - this might cause a task to unblock. */\r
 325         vTaskIncrementTick();\r
 326 \r
 327         /* If we are using the preemptive scheduler then we also need to determine\r
 328         if this tick should cause a context switch. */\r
 329         #if configUSE_PREEMPTION == 1\r
 330                 vTaskSwitchContext();\r
 331         #endif\r
 332 }\r
 333 /*-----------------------------------------------------------*/\r
 334 \r
 335 \r
 336 \r
 337 \r
 338 \r