git.sur5r.net Git - freertos/blob

   1 /******************************************************************************
   2 *
   3 * (c) Copyright 2009-2013 Xilinx, Inc. All rights reserved.
   4 *
   5 * This file contains confidential and proprietary information of Xilinx, Inc.
   6 * and is protected under U.S. and international copyright and other
   7 * intellectual property laws.
   8 *
   9 * DISCLAIMER
  10 * This disclaimer is not a license and does not grant any rights to the
  11 * materials distributed herewith. Except as otherwise provided in a valid
  12 * license issued to you by Xilinx, and to the maximum extent permitted by
  13 * applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL
  14 * FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS,
  15 * IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF
  16 * MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE;
  17 * and (2) Xilinx shall not be liable (whether in contract or tort, including
  18 * negligence, or under any other theory of liability) for any loss or damage
  19 * of any kind or nature related to, arising under or in connection with these
  20 * materials, including for any direct, or any indirect, special, incidental,
  21 * or consequential loss or damage (including loss of data, profits, goodwill,
  22 * or any type of loss or damage suffered as a result of any action brought by
  23 * a third party) even if such damage or loss was reasonably foreseeable or
  24 * Xilinx had been advised of the possibility of the same.
  25 *
  26 * CRITICAL APPLICATIONS
  27 * Xilinx products are not designed or intended to be fail-safe, or for use in
  28 * any application requiring fail-safe performance, such as life-support or
  29 * safety devices or systems, Class III medical devices, nuclear facilities,
  30 * applications related to the deployment of airbags, or any other applications
  31 * that could lead to death, personal injury, or severe property or
  32 * environmental damage (individually and collectively, "Critical
  33 * Applications"). Customer assumes the sole risk and liability of any use of
  34 * Xilinx products in Critical Applications, subject only to applicable laws
  35 * and regulations governing limitations on product liability.
  36 *
  37 * THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS PART OF THIS FILE
  38 * AT ALL TIMES.
  39 *
  40 ******************************************************************************/
  41 /*****************************************************************************/
  42 /**
  43 * @file translation_table.s
  44 *
  45 * This file contains the initialization for the MMU table in RAM
  46 * needed by the Cortex A9 processor
  47 *
  48 * <pre>
  49 * MODIFICATION HISTORY:
  50 *
  51 * Ver   Who  Date     Changes
  52 * ----- ---- -------- ---------------------------------------------------
  53 * 1.00a ecm  10/20/09 Initial version
  54 * 3.04a sdm  01/13/12 Updated MMU table to mark DDR memory as Shareable
  55 * 3.07a sgd  07/05/2012 Configuring device address spaces as shareable device
  56 *                      instead of strongly-ordered.
  57 * 3.07a asa  07/17/2012 Changed the property of the ".mmu_tbl" section.
  58 * </pre>
  59 *
  60 * @note
  61 *
  62 * None.
  63 *
  64 ******************************************************************************/
  65         .globl  MMUTable
  66
  67         .section .mmu_tbl,"a"
  68
  69 MMUTable:
  70         /* Each table entry occupies one 32-bit word and there are
  71          * 4096 entries, so the entire table takes up 16KB.
  72          * Each entry covers a 1MB section.
  73          */
  74
  75 .set SECT, 0
  76
  77 .rept   0x0400                  /* 0x00000000 - 0x3fffffff (DDR Cacheable) */
  78 .word   SECT + 0x15de6          /* S=b1 TEX=b101 AP=b11, Domain=b1111, C=b0, B=b1 */
  79 .set    SECT, SECT+0x100000
  80 .endr
  81
  82 .rept   0x0400                  /* 0x40000000 - 0x7fffffff (FPGA slave0) */
  83 .word   SECT + 0xc02            /* S=b0 TEX=b000 AP=b11, Domain=b0, C=b0, B=b1 */
  84 .set    SECT, SECT+0x100000
  85 .endr
  86
  87 .rept   0x0400                  /* 0x80000000 - 0xbfffffff (FPGA slave1) */
  88 .word   SECT + 0xc02            /* S=b0 TEX=b000 AP=b11, Domain=b0, C=b0, B=b1 */
  89 .set    SECT, SECT+0x100000
  90 .endr
  91
  92 .rept   0x0200                  /* 0xc0000000 - 0xdfffffff (unassigned/reserved).
  93                                  * Generates a translation fault if accessed */
  94 .word   SECT + 0x0              /* S=b0 TEX=b000 AP=b00, Domain=b0, C=b0, B=b0 */
  95 .set    SECT, SECT+0x100000
  96 .endr
  97
  98 .rept   0x0020                  /* 0xe0000000 - 0xe1ffffff (Memory mapped devices)
  99                                  * UART/USB/IIC/SPI/CAN/GEM/GPIO/QSPI/SD/NAND */
 100 .word   SECT + 0xc06            /* S=b0 TEX=b000 AP=b11, Domain=b0, C=b0, B=b1 */
 101 .set    SECT, SECT+0x100000
 102 .endr
 103
 104 .rept   0x0020                  /* 0xe2000000 - 0xe3ffffff (NOR) */
 105 .word   SECT + 0xc06            /* S=b0 TEX=b000 AP=b11, Domain=b0, C=b0, B=b1 */
 106 .set    SECT, SECT+0x100000
 107 .endr
 108
 109 .rept   0x0020                  /* 0xe4000000 - 0xe5ffffff (SRAM) */
 110 .word   SECT + 0xc0e            /* S=b0 TEX=b000 AP=b11, Domain=b0, C=b1, B=b1 */
 111 .set    SECT, SECT+0x100000
 112 .endr
 113
 114 .rept   0x0120                  /* 0xe6000000 - 0xf7ffffff (unassigned/reserved).
 115                                  * Generates a translation fault if accessed */
 116 .word   SECT + 0x0              /* S=b0 TEX=b000 AP=b00, Domain=b0, C=b0, B=b0 */
 117 .set    SECT, SECT+0x100000
 118 .endr
 119
 120 .rept   0x0010                  /* 0xf8000000 - 0xf8ffffff (AMBA APB Peripherals) */
 121 .word   SECT + 0xc06            /* S=b0 TEX=b000 AP=b11, Domain=b0, C=b0, B=b1 */
 122 .set    SECT, SECT+0x100000
 123 .endr
 124
 125 .rept   0x0030                  /* 0xf9000000 - 0xfbffffff (unassigned/reserved).
 126                                  * Generates a translation fault if accessed */
 127 .word   SECT + 0x0              /* S=b0 TEX=b000 AP=b00, Domain=b0, C=b0, B=b0 */
 128 .set    SECT, SECT+0x100000
 129 .endr
 130
 131 .rept   0x003f                  /* 0xfc000000 - 0xffefffff (Linear QSPI - XIP) */
 132 .word   SECT + 0xc0a            /* S=b0 TEX=b000 AP=b11, Domain=b0, C=b1, B=b1 */
 133 .set    SECT, SECT+0x100000
 134 .endr
 135
 136                                 /* 256K OCM when mapped to high address space
 137                                  * inner-cacheable */
 138 .word   SECT + 0x4c0e           /* S=b0 TEX=b100 AP=b11, Domain=b0, C=b1, B=b1 */
 139 .set    SECT, SECT+0x100000
 140
 141 .end