git.sur5r.net Git - freertos/blob

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2010 - 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xemacps_hw.c
  36 *
  37 * This file contains the implementation of the ethernet interface reset sequence
  38 *
  39 * <pre>
  40 * MODIFICATION HISTORY:
  41 *
  42 * Ver   Who  Date     Changes
  43 * ----- ---- -------- -------------------------------------------------------
  44 * 1.05a kpc  28/06/13 First release
  45 * 3.00  kvn  02/13/15 Modified code for MISRA-C:2012 compliance.
  46 * </pre>
  47 *
  48 ******************************************************************************/
  49
  50 /***************************** Include Files *********************************/
  51
  52 #include "xemacps_hw.h"
  53 #include "xparameters.h"
  54
  55 /************************** Constant Definitions *****************************/
  56
  57
  58 /**************************** Type Definitions *******************************/
  59
  60
  61 /***************** Macros (Inline Functions) Definitions *********************/
  62
  63
  64 /************************** Function Prototypes ******************************/
  65
  66 /*****************************************************************************/
  67 /**
  68 * This function perform the reset sequence to the given emacps interface by
  69 * configuring the appropriate control bits in the emacps specifc registers.
  70 * the emacps reset squence involves the following steps
  71 *       Disable all the interuupts
  72 *       Clear the status registers
  73 *       Disable Rx and Tx engines
  74 *       Update the Tx and Rx descriptor queue registers with reset values
  75 *       Update the other relevant control registers with reset value
  76 *
  77 * @param   BaseAddress of the interface
  78 *
  79 * @return N/A
  80 *
  81 * @note
  82 * This function will not modify the slcr registers that are relavant for
  83 * emacps controller
  84 ******************************************************************************/
  85 void XEmacPs_ResetHw(u32 BaseAddr)
  86 {
  87         u32 RegVal;
  88
  89         /* Disable the interrupts  */
  90         XEmacPs_WriteReg(BaseAddr,XEMACPS_IDR_OFFSET,0x0U);
  91
  92         /* Stop transmission,disable loopback and Stop tx and Rx engines */
  93         RegVal = XEmacPs_ReadReg(BaseAddr,XEMACPS_NWCTRL_OFFSET);
  94         RegVal &= ~((u32)XEMACPS_NWCTRL_TXEN_MASK|
  95                                 (u32)XEMACPS_NWCTRL_RXEN_MASK|
  96                                 (u32)XEMACPS_NWCTRL_HALTTX_MASK|
  97                                 (u32)XEMACPS_NWCTRL_LOOPEN_MASK);
  98         /* Clear the statistic registers, flush the packets in DPRAM*/
  99         RegVal |= (XEMACPS_NWCTRL_STATCLR_MASK|
 100                                 XEMACPS_NWCTRL_FLUSH_DPRAM_MASK);
 101         XEmacPs_WriteReg(BaseAddr,XEMACPS_NWCTRL_OFFSET,RegVal);
 102         /* Clear the interrupt status */
 103         XEmacPs_WriteReg(BaseAddr,XEMACPS_ISR_OFFSET,XEMACPS_IXR_ALL_MASK);
 104         /* Clear the tx status */
 105         XEmacPs_WriteReg(BaseAddr,XEMACPS_TXSR_OFFSET,(XEMACPS_TXSR_ERROR_MASK|
 106                                                                         (u32)XEMACPS_TXSR_TXCOMPL_MASK|
 107                                                                         (u32)XEMACPS_TXSR_TXGO_MASK));
 108         /* Clear the rx status */
 109         XEmacPs_WriteReg(BaseAddr,XEMACPS_RXSR_OFFSET,
 110                                                                 XEMACPS_RXSR_FRAMERX_MASK);
 111         /* Clear the tx base address */
 112         XEmacPs_WriteReg(BaseAddr,XEMACPS_TXQBASE_OFFSET,0x0U);
 113         /* Clear the rx base address */
 114         XEmacPs_WriteReg(BaseAddr,XEMACPS_RXQBASE_OFFSET,0x0U);
 115         /* Update the network config register with reset value */
 116         XEmacPs_WriteReg(BaseAddr,XEMACPS_NWCFG_OFFSET,XEMACPS_NWCFG_RESET_MASK);
 117         /* Update the hash address registers with reset value */
 118         XEmacPs_WriteReg(BaseAddr,XEMACPS_HASHL_OFFSET,0x0U);
 119         XEmacPs_WriteReg(BaseAddr,XEMACPS_HASHH_OFFSET,0x0U);
 120 }