git.sur5r.net Git - freertos/blob

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2008 - 2014 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 * microblaze_flush_dcache()
  32 *
  33 *    Flush the L1 DCache
  34 *
  35 *******************************************************************************/
  36
  37 #include "xparameters.h"
  38
  39 #define MICROBLAZE_MSR_DCACHE_ENABLE        0x00000080
  40 #define MICROBLAZE_MSR_INTR_ENABLE          0x00000002
  41
  42 #ifndef XPAR_MICROBLAZE_DCACHE_LINE_LEN
  43 #define XPAR_MICROBLAZE_DCACHE_LINE_LEN   1
  44 #endif
  45
  46         .text
  47         .globl  microblaze_flush_dcache
  48         .ent    microblaze_flush_dcache
  49         .align  2
  50
  51 microblaze_flush_dcache:
  52         addik   r5, r0, XPAR_MICROBLAZE_DCACHE_BASEADDR & (-(4 * XPAR_MICROBLAZE_DCACHE_LINE_LEN))  /* Align to cache line */
  53         addik   r6, r5, XPAR_MICROBLAZE_DCACHE_BYTE_SIZE & (-(4 * XPAR_MICROBLAZE_DCACHE_LINE_LEN))        /* Compute end */
  54
  55 L_start:
  56         wdc.flush r5, r0                                        /* Flush the Cache */
  57
  58         cmpu    r18, r5, r6                                     /* Are we at the end? */
  59         blei    r18, L_done
  60
  61         brid    L_start                                         /* Branch to the beginning of the loop */
  62         addik   r5, r5, (XPAR_MICROBLAZE_DCACHE_LINE_LEN * 4)   /* Increment the addrees by 4 (delay slot) */
  63
  64 L_done:
  65         rtsd    r15, 8                                          /* Return */
  66         nop
  67         .end    microblaze_flush_dcache
  68
  69
  70