]> git.sur5r.net Git - freertos/commitdiff
Add new STM32 driver files.
authorrichardbarry <richardbarry@1d2547de-c912-0410-9cb9-b8ca96c0e9e2>
Sun, 21 Jun 2009 08:22:46 +0000 (08:22 +0000)
committerrichardbarry <richardbarry@1d2547de-c912-0410-9cb9-b8ca96c0e9e2>
Sun, 21 Jun 2009 08:22:46 +0000 (08:22 +0000)
git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@780 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

Demo/Common/drivers/ST/STM32F10xFWLib/src/stm32f10x_sdio.c [new file with mode: 0644]

diff --git a/Demo/Common/drivers/ST/STM32F10xFWLib/src/stm32f10x_sdio.c b/Demo/Common/drivers/ST/STM32F10xFWLib/src/stm32f10x_sdio.c
new file mode 100644 (file)
index 0000000..04c876e
--- /dev/null
@@ -0,0 +1,806 @@
+/**\r
+  ******************************************************************************\r
+  * @file  stm32f10x_sdio.c\r
+  * @author  MCD Application Team\r
+  * @version  V3.0.0\r
+  * @date  04/06/2009\r
+  * @brief  This file provides all the SDIO firmware functions.\r
+  ******************************************************************************\r
+  * @copy\r
+  *\r
+  * THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS\r
+  * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE\r
+  * TIME. AS A RESULT, STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY\r
+  * DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING\r
+  * FROM THE CONTENT OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE\r
+  * CODING INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.\r
+  *\r
+  * <h2><center>&copy; COPYRIGHT 2009 STMicroelectronics</center></h2>\r
+  */ \r
+\r
+/* Includes ------------------------------------------------------------------*/\r
+#include "stm32f10x_sdio.h"\r
+#include "stm32f10x_rcc.h"\r
+\r
+/** @addtogroup StdPeriph_Driver\r
+  * @{\r
+  */\r
+\r
+/** @defgroup SDIO \r
+  * @brief SDIO driver modules\r
+  * @{\r
+  */ \r
+\r
+/** @defgroup SDIO_Private_TypesDefinitions\r
+  * @{\r
+  */ \r
+\r
+/* ------------ SDIO registers bit address in the alias region ----------- */\r
+#define SDIO_OFFSET                (SDIO_BASE - PERIPH_BASE)\r
+\r
+/* --- CLKCR Register ---*/\r
+\r
+/* Alias word address of CLKEN bit */\r
+#define CLKCR_OFFSET              (SDIO_OFFSET + 0x04)\r
+#define CLKEN_BitNumber           0x08\r
+#define CLKCR_CLKEN_BB            (PERIPH_BB_BASE + (CLKCR_OFFSET * 32) + (CLKEN_BitNumber * 4))\r
+\r
+/* --- CMD Register ---*/\r
+\r
+/* Alias word address of SDIOSUSPEND bit */\r
+#define CMD_OFFSET                (SDIO_OFFSET + 0x0C)\r
+#define SDIOSUSPEND_BitNumber     0x0B\r
+#define CMD_SDIOSUSPEND_BB        (PERIPH_BB_BASE + (CMD_OFFSET * 32) + (SDIOSUSPEND_BitNumber * 4))\r
+\r
+/* Alias word address of ENCMDCOMPL bit */\r
+#define ENCMDCOMPL_BitNumber      0x0C\r
+#define CMD_ENCMDCOMPL_BB         (PERIPH_BB_BASE + (CMD_OFFSET * 32) + (ENCMDCOMPL_BitNumber * 4))\r
+\r
+/* Alias word address of NIEN bit */\r
+#define NIEN_BitNumber            0x0D\r
+#define CMD_NIEN_BB               (PERIPH_BB_BASE + (CMD_OFFSET * 32) + (NIEN_BitNumber * 4))\r
+\r
+/* Alias word address of ATACMD bit */\r
+#define ATACMD_BitNumber          0x0E\r
+#define CMD_ATACMD_BB             (PERIPH_BB_BASE + (CMD_OFFSET * 32) + (ATACMD_BitNumber * 4))\r
+\r
+/* --- DCTRL Register ---*/\r
+\r
+/* Alias word address of DMAEN bit */\r
+#define DCTRL_OFFSET              (SDIO_OFFSET + 0x2C)\r
+#define DMAEN_BitNumber           0x03\r
+#define DCTRL_DMAEN_BB            (PERIPH_BB_BASE + (DCTRL_OFFSET * 32) + (DMAEN_BitNumber * 4))\r
+\r
+/* Alias word address of RWSTART bit */\r
+#define RWSTART_BitNumber         0x08\r
+#define DCTRL_RWSTART_BB          (PERIPH_BB_BASE + (DCTRL_OFFSET * 32) + (RWSTART_BitNumber * 4))\r
+\r
+/* Alias word address of RWSTOP bit */\r
+#define RWSTOP_BitNumber          0x09\r
+#define DCTRL_RWSTOP_BB           (PERIPH_BB_BASE + (DCTRL_OFFSET * 32) + (RWSTOP_BitNumber * 4))\r
+\r
+/* Alias word address of RWMOD bit */\r
+#define RWMOD_BitNumber           0x0A\r
+#define DCTRL_RWMOD_BB            (PERIPH_BB_BASE + (DCTRL_OFFSET * 32) + (RWMOD_BitNumber * 4))\r
+\r
+/* Alias word address of SDIOEN bit */\r
+#define SDIOEN_BitNumber          0x0B\r
+#define DCTRL_SDIOEN_BB           (PERIPH_BB_BASE + (DCTRL_OFFSET * 32) + (SDIOEN_BitNumber * 4))\r
+\r
+/* ---------------------- SDIO registers bit mask ------------------------ */\r
+\r
+/* --- CLKCR Register ---*/\r
+\r
+/* CLKCR register clear mask */\r
+#define CLKCR_CLEAR_MASK         ((uint32_t)0xFFFF8100) \r
+\r
+/* --- PWRCTRL Register ---*/\r
+\r
+/* SDIO PWRCTRL Mask */\r
+#define PWR_PWRCTRL_MASK         ((uint32_t)0xFFFFFFFC)\r
+\r
+/* --- DCTRL Register ---*/\r
+\r
+/* SDIO DCTRL Clear Mask */\r
+#define DCTRL_CLEAR_MASK         ((uint32_t)0xFFFFFF08)\r
+\r
+/* --- CMD Register ---*/\r
+\r
+/* CMD Register clear mask */\r
+#define CMD_CLEAR_MASK           ((uint32_t)0xFFFFF800)\r
+\r
+/* SDIO RESP Registers Address */\r
+#define SDIO_RESP_ADDR           ((uint32_t)(SDIO_BASE + 0x14))\r
+\r
+/**\r
+  * @}\r
+  */\r
+\r
+/** @defgroup SDIO_Private_Defines\r
+  * @{\r
+  */\r
+\r
+/**\r
+  * @}\r
+  */\r
+\r
+/** @defgroup SDIO_Private_Macros\r
+  * @{\r
+  */\r
+\r
+/**\r
+  * @}\r
+  */\r
+\r
+/** @defgroup SDIO_Private_Variables\r
+  * @{\r
+  */\r
+\r
+/**\r
+  * @}\r
+  */\r
+\r
+/** @defgroup SDIO_Private_FunctionPrototypes\r
+  * @{\r
+  */\r
+\r
+/**\r
+  * @}\r
+  */\r
+\r
+/** @defgroup SDIO_Private_Functions\r
+  * @{\r
+  */\r
+\r
+/**\r
+  * @brief  Deinitializes the SDIO peripheral registers to their default\r
+  *   reset values.\r
+  * @param  None\r
+  * @retval : None\r
+  */\r
+void SDIO_DeInit(void)\r
+{\r
+  SDIO->POWER = 0x00000000;\r
+  SDIO->CLKCR = 0x00000000;\r
+  SDIO->ARG = 0x00000000;\r
+  SDIO->CMD = 0x00000000;\r
+  SDIO->DTIMER = 0x00000000;\r
+  SDIO->DLEN = 0x00000000;\r
+  SDIO->DCTRL = 0x00000000;\r
+  SDIO->ICR = 0x00C007FF;\r
+  SDIO->MASK = 0x00000000;\r
+}\r
+\r
+/**\r
+  * @brief  Initializes the SDIO peripheral according to the specified \r
+  *   parameters in the SDIO_InitStruct.\r
+  * @param SDIO_InitStruct : pointer to a SDIO_InitTypeDef structure \r
+  *   that contains the configuration information for the SDIO \r
+  *   peripheral.\r
+  * @retval : None\r
+  */\r
+void SDIO_Init(SDIO_InitTypeDef* SDIO_InitStruct)\r
+{\r
+  uint32_t tmpreg = 0;\r
+    \r
+  /* Check the parameters */\r
+  assert_param(IS_SDIO_CLOCK_EDGE(SDIO_InitStruct->SDIO_ClockEdge));\r
+  assert_param(IS_SDIO_CLOCK_BYPASS(SDIO_InitStruct->SDIO_ClockBypass));\r
+  assert_param(IS_SDIO_CLOCK_POWER_SAVE(SDIO_InitStruct->SDIO_ClockPowerSave));\r
+  assert_param(IS_SDIO_BUS_WIDE(SDIO_InitStruct->SDIO_BusWide));\r
+  assert_param(IS_SDIO_HARDWARE_FLOW_CONTROL(SDIO_InitStruct->SDIO_HardwareFlowControl)); \r
+   \r
+/*---------------------------- SDIO CLKCR Configuration ------------------------*/  \r
+  /* Get the SDIO CLKCR value */\r
+  tmpreg = SDIO->CLKCR;\r
+  \r
+  /* Clear CLKDIV, PWRSAV, BYPASS, WIDBUS, NEGEDGE, HWFC_EN bits */\r
+  tmpreg &= CLKCR_CLEAR_MASK;\r
+  \r
+  /* Set CLKDIV bits according to SDIO_ClockDiv value */\r
+  /* Set PWRSAV bit according to SDIO_ClockPowerSave value */\r
+  /* Set BYPASS bit according to SDIO_ClockBypass value */\r
+  /* Set WIDBUS bits according to SDIO_BusWide value */\r
+  /* Set NEGEDGE bits according to SDIO_ClockEdge value */\r
+  /* Set HWFC_EN bits according to SDIO_HardwareFlowControl value */\r
+  tmpreg |= (SDIO_InitStruct->SDIO_ClockDiv  | SDIO_InitStruct->SDIO_ClockPowerSave |\r
+             SDIO_InitStruct->SDIO_ClockBypass | SDIO_InitStruct->SDIO_BusWide |\r
+             SDIO_InitStruct->SDIO_ClockEdge | SDIO_InitStruct->SDIO_HardwareFlowControl); \r
+  \r
+  /* Write to SDIO CLKCR */\r
+  SDIO->CLKCR = tmpreg;\r
+}\r
+\r
+/**\r
+  * @brief  Fills each SDIO_InitStruct member with its default value.\r
+  * @param SDIO_InitStruct: pointer to an SDIO_InitTypeDef structure which \r
+  *   will be initialized.\r
+  * @retval : None\r
+  */\r
+void SDIO_StructInit(SDIO_InitTypeDef* SDIO_InitStruct)\r
+{\r
+  /* SDIO_InitStruct members default value */\r
+  SDIO_InitStruct->SDIO_ClockDiv = 0x00;\r
+  SDIO_InitStruct->SDIO_ClockEdge = SDIO_ClockEdge_Rising;\r
+  SDIO_InitStruct->SDIO_ClockBypass = SDIO_ClockBypass_Disable;\r
+  SDIO_InitStruct->SDIO_ClockPowerSave = SDIO_ClockPowerSave_Disable;\r
+  SDIO_InitStruct->SDIO_BusWide = SDIO_BusWide_1b;\r
+  SDIO_InitStruct->SDIO_HardwareFlowControl = SDIO_HardwareFlowControl_Disable;\r
+}\r
+\r
+/**\r
+  * @brief  Enables or disables the SDIO Clock.\r
+  * @param NewState: new state of the SDIO Clock.\r
+  *   This parameter can be: ENABLE or DISABLE.\r
+  * @retval : None\r
+  */\r
+void SDIO_ClockCmd(FunctionalState NewState)\r
+{\r
+  /* Check the parameters */\r
+  assert_param(IS_FUNCTIONAL_STATE(NewState));\r
+  \r
+  *(__IO uint32_t *) CLKCR_CLKEN_BB = (uint32_t)NewState;\r
+}\r
+\r
+/**\r
+  * @brief  Sets the power status of the controller.\r
+  * @param SDIO_PowerState: new state of the Power state. \r
+  *   This parameter can be one of the following values:\r
+  * @arg SDIO_PowerState_OFF\r
+  * @arg SDIO_PowerState_ON\r
+  * @retval : None\r
+  */\r
+void SDIO_SetPowerState(uint32_t SDIO_PowerState)\r
+{\r
+  /* Check the parameters */\r
+  assert_param(IS_SDIO_POWER_STATE(SDIO_PowerState));\r
+  \r
+  SDIO->POWER &= PWR_PWRCTRL_MASK;\r
+  SDIO->POWER |= SDIO_PowerState;\r
+}\r
+\r
+/**\r
+  * @brief  Gets the power status of the controller.\r
+  * @param  None\r
+  * @retval : Power status of the controller. The returned value can\r
+  *   be one of the following:\r
+  * - 0x00: Power OFF\r
+  * - 0x02: Power UP\r
+  * - 0x03: Power ON \r
+  */\r
+uint32_t SDIO_GetPowerState(void)\r
+{\r
+  return (SDIO->POWER & (~PWR_PWRCTRL_MASK));\r
+}\r
+\r
+/**\r
+  * @brief  Enables or disables the SDIO interrupts.\r
+  * @param SDIO_IT: specifies the SDIO interrupt sources to be \r
+  *   enabled or disabled.\r
+  *   This parameter can be one or a combination of the following values:\r
+  * @arg SDIO_IT_CCRCFAIL: Command response received (CRC check failed) interrupt\r
+  * @arg SDIO_IT_DCRCFAIL: Data block sent/received (CRC check failed) interrupt\r
+  * @arg SDIO_IT_CTIMEOUT: Command response timeout interrupt\r
+  * @arg SDIO_IT_DTIMEOUT: Data timeout interrupt\r
+  * @arg SDIO_IT_TXUNDERR: Transmit FIFO underrun error interrupt\r
+  * @arg SDIO_IT_RXOVERR:  Received FIFO overrun error interrupt\r
+  * @arg SDIO_IT_CMDREND:  Command response received (CRC check passed) interrupt\r
+  * @arg SDIO_IT_CMDSENT:  Command sent (no response required) interrupt\r
+  * @arg SDIO_IT_DATAEND:  Data end (data counter, SDIDCOUNT, is zero) interrupt\r
+  * @arg SDIO_IT_STBITERR: Start bit not detected on all data signals in wide \r
+  *                        bus mode interrupt\r
+  * @arg SDIO_IT_DBCKEND:  Data block sent/received (CRC check passed) interrupt\r
+  * @arg SDIO_IT_CMDACT:   Command transfer in progress interrupt\r
+  * @arg SDIO_IT_TXACT:    Data transmit in progress interrupt\r
+  * @arg SDIO_IT_RXACT:    Data receive in progress interrupt\r
+  * @arg SDIO_IT_TXFIFOHE: Transmit FIFO Half Empty interrupt\r
+  * @arg SDIO_IT_RXFIFOHF: Receive FIFO Half Full interrupt\r
+  * @arg SDIO_IT_TXFIFOF:  Transmit FIFO full interrupt\r
+  * @arg SDIO_IT_RXFIFOF:  Receive FIFO full interrupt\r
+  * @arg SDIO_IT_TXFIFOE:  Transmit FIFO empty interrupt\r
+  * @arg SDIO_IT_RXFIFOE:  Receive FIFO empty interrupt\r
+  * @arg SDIO_IT_TXDAVL:   Data available in transmit FIFO interrupt\r
+  * @arg SDIO_IT_RXDAVL:   Data available in receive FIFO interrupt\r
+  * @arg SDIO_IT_SDIOIT:   SD I/O interrupt received interrupt\r
+  * @arg SDIO_IT_CEATAEND: CE-ATA command completion signal received for CMD61 \r
+  *                        interrupt\r
+  * @param NewState: new state of the specified SDIO interrupts.\r
+  *   This parameter can be: ENABLE or DISABLE.\r
+  * @retval : None \r
+  */\r
+void SDIO_ITConfig(uint32_t SDIO_IT, FunctionalState NewState)\r
+{\r
+  /* Check the parameters */\r
+  assert_param(IS_SDIO_IT(SDIO_IT));\r
+  assert_param(IS_FUNCTIONAL_STATE(NewState));\r
+  \r
+  if (NewState != DISABLE)\r
+  {\r
+    /* Enable the SDIO interrupts */\r
+    SDIO->MASK |= SDIO_IT;\r
+  }\r
+  else\r
+  {\r
+    /* Disable the SDIO interrupts */\r
+    SDIO->MASK &= ~SDIO_IT;\r
+  } \r
+}\r
+\r
+/**\r
+  * @brief  Enables or disables the SDIO DMA request.\r
+  * @param NewState: new state of the selected SDIO DMA request.\r
+  *   This parameter can be: ENABLE or DISABLE.\r
+  * @retval : None\r
+  */\r
+void SDIO_DMACmd(FunctionalState NewState)\r
+{\r
+  /* Check the parameters */\r
+  assert_param(IS_FUNCTIONAL_STATE(NewState));\r
+  \r
+  *(__IO uint32_t *) DCTRL_DMAEN_BB = (uint32_t)NewState;\r
+}\r
+\r
+/**\r
+  * @brief  Initializes the SDIO Command according to the specified \r
+  *   parameters in the SDIO_CmdInitStruct and send the command.\r
+  * @param SDIO_CmdInitStruct : pointer to a SDIO_CmdInitTypeDef \r
+  *   structure that contains the configuration information \r
+  *   for the SDIO command.\r
+  * @retval : None\r
+  */\r
+void SDIO_SendCommand(SDIO_CmdInitTypeDef *SDIO_CmdInitStruct)\r
+{\r
+  uint32_t tmpreg = 0;\r
+  \r
+  /* Check the parameters */\r
+  assert_param(IS_SDIO_CMD_INDEX(SDIO_CmdInitStruct->SDIO_CmdIndex));\r
+  assert_param(IS_SDIO_RESPONSE(SDIO_CmdInitStruct->SDIO_Response));\r
+  assert_param(IS_SDIO_WAIT(SDIO_CmdInitStruct->SDIO_Wait));\r
+  assert_param(IS_SDIO_CPSM(SDIO_CmdInitStruct->SDIO_CPSM));\r
+  \r
+/*---------------------------- SDIO ARG Configuration ------------------------*/\r
+  /* Set the SDIO Argument value */\r
+  SDIO->ARG = SDIO_CmdInitStruct->SDIO_Argument;\r
+  \r
+/*---------------------------- SDIO CMD Configuration ------------------------*/  \r
+  /* Get the SDIO CMD value */\r
+  tmpreg = SDIO->CMD;\r
+  /* Clear CMDINDEX, WAITRESP, WAITINT, WAITPEND, CPSMEN bits */\r
+  tmpreg &= CMD_CLEAR_MASK;\r
+  /* Set CMDINDEX bits according to SDIO_CmdIndex value */\r
+  /* Set WAITRESP bits according to SDIO_Response value */\r
+  /* Set WAITINT and WAITPEND bits according to SDIO_Wait value */\r
+  /* Set CPSMEN bits according to SDIO_CPSM value */\r
+  tmpreg |= (uint32_t)SDIO_CmdInitStruct->SDIO_CmdIndex | SDIO_CmdInitStruct->SDIO_Response\r
+           | SDIO_CmdInitStruct->SDIO_Wait | SDIO_CmdInitStruct->SDIO_CPSM;\r
+  \r
+  /* Write to SDIO CMD */\r
+  SDIO->CMD = tmpreg;\r
+}\r
+\r
+/**\r
+  * @brief  Fills each SDIO_CmdInitStruct member with its default value.\r
+  * @param SDIO_CmdInitStruct: pointer to an SDIO_CmdInitTypeDef \r
+  *   structure which will be initialized.\r
+  * @retval : None\r
+  */\r
+void SDIO_CmdStructInit(SDIO_CmdInitTypeDef* SDIO_CmdInitStruct)\r
+{\r
+  /* SDIO_CmdInitStruct members default value */\r
+  SDIO_CmdInitStruct->SDIO_Argument = 0x00;\r
+  SDIO_CmdInitStruct->SDIO_CmdIndex = 0x00;\r
+  SDIO_CmdInitStruct->SDIO_Response = SDIO_Response_No;\r
+  SDIO_CmdInitStruct->SDIO_Wait = SDIO_Wait_No;\r
+  SDIO_CmdInitStruct->SDIO_CPSM = SDIO_CPSM_Disable;\r
+}\r
+\r
+/**\r
+  * @brief  Returns command index of last command for which response \r
+  *   received.\r
+  * @param  None\r
+  * @retval : Returns the command index of the last command response received.\r
+  */\r
+uint8_t SDIO_GetCommandResponse(void)\r
+{\r
+  return (uint8_t)(SDIO->RESPCMD);\r
+}\r
+\r
+/**\r
+  * @brief  Returns response received from the card for the last command.\r
+  * @param SDIO_RESP: Specifies the SDIO response register. \r
+  *   This parameter can be one of the following values:\r
+  * @arg SDIO_RESP1: Response Register 1\r
+  * @arg SDIO_RESP2: Response Register 2\r
+  * @arg SDIO_RESP3: Response Register 3\r
+  * @arg SDIO_RESP4: Response Register 4\r
+  * @retval : The Corresponding response register value.\r
+  */\r
+uint32_t SDIO_GetResponse(uint32_t SDIO_RESP)\r
+{\r
+  /* Check the parameters */\r
+  assert_param(IS_SDIO_RESP(SDIO_RESP));\r
+  \r
+  return (*(__IO uint32_t *)(SDIO_RESP_ADDR + SDIO_RESP)); \r
+}\r
+\r
+/**\r
+  * @brief  Initializes the SDIO data path according to the specified \r
+  *   parameters in the SDIO_DataInitStruct.\r
+  * @param SDIO_DataInitStruct : pointer to a SDIO_DataInitTypeDef \r
+  *   structure that contains the configuration information \r
+  *   for the SDIO command.\r
+  * @retval : None\r
+  */\r
+void SDIO_DataConfig(SDIO_DataInitTypeDef* SDIO_DataInitStruct)\r
+{\r
+  uint32_t tmpreg = 0;\r
+  \r
+  /* Check the parameters */\r
+  assert_param(IS_SDIO_DATA_LENGTH(SDIO_DataInitStruct->SDIO_DataLength));\r
+  assert_param(IS_SDIO_BLOCK_SIZE(SDIO_DataInitStruct->SDIO_DataBlockSize));\r
+  assert_param(IS_SDIO_TRANSFER_DIR(SDIO_DataInitStruct->SDIO_TransferDir));\r
+  assert_param(IS_SDIO_TRANSFER_MODE(SDIO_DataInitStruct->SDIO_TransferMode));\r
+  assert_param(IS_SDIO_DPSM(SDIO_DataInitStruct->SDIO_DPSM));\r
+\r
+/*---------------------------- SDIO DTIMER Configuration ---------------------*/\r
+  /* Set the SDIO Data TimeOut value */\r
+  SDIO->DTIMER = SDIO_DataInitStruct->SDIO_DataTimeOut;\r
+\r
+/*---------------------------- SDIO DLEN Configuration -----------------------*/\r
+  /* Set the SDIO DataLength value */\r
+  SDIO->DLEN = SDIO_DataInitStruct->SDIO_DataLength;\r
+\r
+/*---------------------------- SDIO DCTRL Configuration ----------------------*/  \r
+  /* Get the SDIO DCTRL value */\r
+  tmpreg = SDIO->DCTRL;\r
+  /* Clear DEN, DTMODE, DTDIR and DBCKSIZE bits */\r
+  tmpreg &= DCTRL_CLEAR_MASK;\r
+  /* Set DEN bit according to SDIO_DPSM value */\r
+  /* Set DTMODE bit according to SDIO_TransferMode value */\r
+  /* Set DTDIR bit according to SDIO_TransferDir value */\r
+  /* Set DBCKSIZE bits according to SDIO_DataBlockSize value */\r
+  tmpreg |= (uint32_t)SDIO_DataInitStruct->SDIO_DataBlockSize | SDIO_DataInitStruct->SDIO_TransferDir\r
+           | SDIO_DataInitStruct->SDIO_TransferMode | SDIO_DataInitStruct->SDIO_DPSM;\r
+\r
+  /* Write to SDIO DCTRL */\r
+  SDIO->DCTRL = tmpreg;\r
+}\r
+\r
+/**\r
+  * @brief  Fills each SDIO_DataInitStruct member with its default value.\r
+  * @param SDIO_DataInitStruct: pointer to an SDIO_DataInitTypeDef \r
+  *   structure which will be initialized.\r
+  * @retval : None\r
+  */\r
+void SDIO_DataStructInit(SDIO_DataInitTypeDef* SDIO_DataInitStruct)\r
+{\r
+  /* SDIO_DataInitStruct members default value */\r
+  SDIO_DataInitStruct->SDIO_DataTimeOut = 0xFFFFFFFF;\r
+  SDIO_DataInitStruct->SDIO_DataLength = 0x00;\r
+  SDIO_DataInitStruct->SDIO_DataBlockSize = SDIO_DataBlockSize_1b;\r
+  SDIO_DataInitStruct->SDIO_TransferDir = SDIO_TransferDir_ToCard;\r
+  SDIO_DataInitStruct->SDIO_TransferMode = SDIO_TransferMode_Block;  \r
+  SDIO_DataInitStruct->SDIO_DPSM = SDIO_DPSM_Disable;\r
+}\r
+\r
+/**\r
+  * @brief  Returns number of remaining data bytes to be transferred.\r
+  * @param  None\r
+  * @retval : Number of remaining data bytes to be transferred\r
+  */\r
+uint32_t SDIO_GetDataCounter(void)\r
+{ \r
+  return SDIO->DCOUNT;\r
+}\r
+\r
+/**\r
+  * @brief  Read one data word from Rx FIFO.\r
+  * @param  None\r
+  * @retval : Data received\r
+  */\r
+uint32_t SDIO_ReadData(void)\r
+{ \r
+  return SDIO->FIFO;\r
+}\r
+\r
+/**\r
+  * @brief  Write one data word to Tx FIFO.\r
+  * @param Data: 32-bit data word to write.\r
+  * @retval : None\r
+  */\r
+void SDIO_WriteData(uint32_t Data)\r
+{ \r
+  SDIO->FIFO = Data;\r
+}\r
+\r
+/**\r
+  * @brief  Returns the number of words left to be written to or read\r
+  *   from FIFO.       \r
+  * @param  None\r
+  * @retval : Remaining number of words.\r
+  */\r
+uint32_t SDIO_GetFIFOCount(void)\r
+{ \r
+  return SDIO->FIFOCNT;\r
+}\r
+\r
+/**\r
+  * @brief  Starts the SD I/O Read Wait operation.     \r
+  * @param NewState: new state of the Start SDIO Read Wait operation. \r
+  *   This parameter can be: ENABLE or DISABLE.\r
+  * @retval : None\r
+  */\r
+void SDIO_StartSDIOReadWait(FunctionalState NewState)\r
+{ \r
+  /* Check the parameters */\r
+  assert_param(IS_FUNCTIONAL_STATE(NewState));\r
+  \r
+  *(__IO uint32_t *) DCTRL_RWSTART_BB = (uint32_t) NewState;\r
+}\r
+\r
+/**\r
+  * @brief  Stops the SD I/O Read Wait operation.      \r
+  * @param NewState: new state of the Stop SDIO Read Wait operation. \r
+  *   This parameter can be: ENABLE or DISABLE.\r
+  * @retval : None\r
+  */\r
+void SDIO_StopSDIOReadWait(FunctionalState NewState)\r
+{ \r
+  /* Check the parameters */\r
+  assert_param(IS_FUNCTIONAL_STATE(NewState));\r
+  \r
+  *(__IO uint32_t *) DCTRL_RWSTOP_BB = (uint32_t) NewState;\r
+}\r
+\r
+/**\r
+  * @brief  Sets one of the two options of inserting read wait interval.\r
+  * @param SDIO_ReadWaitMode: SD I/O Read Wait operation mode.\r
+  *   This parametre can be:\r
+  * @arg SDIO_ReadWaitMode_CLK: Read Wait control by stopping SDIOCLK\r
+  * @arg SDIO_ReadWaitMode_DATA2: Read Wait control using SDIO_DATA2\r
+  * @retval : None\r
+  */\r
+void SDIO_SetSDIOReadWaitMode(uint32_t SDIO_ReadWaitMode)\r
+{\r
+  /* Check the parameters */\r
+  assert_param(IS_SDIO_READWAIT_MODE(SDIO_ReadWaitMode));\r
+  \r
+  *(__IO uint32_t *) DCTRL_RWMOD_BB = SDIO_ReadWaitMode;\r
+}\r
+\r
+/**\r
+  * @brief  Enables or disables the SD I/O Mode Operation.\r
+  * @param NewState: new state of SDIO specific operation. \r
+  *   This parameter can be: ENABLE or DISABLE.\r
+  * @retval : None\r
+  */\r
+void SDIO_SetSDIOOperation(FunctionalState NewState)\r
+{ \r
+  /* Check the parameters */\r
+  assert_param(IS_FUNCTIONAL_STATE(NewState));\r
+  \r
+  *(__IO uint32_t *) DCTRL_SDIOEN_BB = (uint32_t)NewState;\r
+}\r
+\r
+/**\r
+  * @brief  Enables or disables the SD I/O Mode suspend command sending.\r
+  * @param NewState: new state of the SD I/O Mode suspend command.\r
+  *   This parameter can be: ENABLE or DISABLE.\r
+  * @retval : None\r
+  */\r
+void SDIO_SendSDIOSuspendCmd(FunctionalState NewState)\r
+{ \r
+  /* Check the parameters */\r
+  assert_param(IS_FUNCTIONAL_STATE(NewState));\r
+  \r
+  *(__IO uint32_t *) CMD_SDIOSUSPEND_BB = (uint32_t)NewState;\r
+}\r
+\r
+/**\r
+  * @brief  Enables or disables the command completion signal.\r
+  * @param NewState: new state of command completion signal. \r
+  *   This parameter can be: ENABLE or DISABLE.\r
+  * @retval : None\r
+  */\r
+void SDIO_CommandCompletionCmd(FunctionalState NewState)\r
+{ \r
+  /* Check the parameters */\r
+  assert_param(IS_FUNCTIONAL_STATE(NewState));\r
+  \r
+  *(__IO uint32_t *) CMD_ENCMDCOMPL_BB = (uint32_t)NewState;\r
+}\r
+\r
+/**\r
+  * @brief  Enables or disables the CE-ATA interrupt.\r
+  * @param NewState: new state of CE-ATA interrupt. \r
+  *   This parameter can be: ENABLE or DISABLE.\r
+  * @retval : None\r
+  */\r
+void SDIO_CEATAITCmd(FunctionalState NewState)\r
+{ \r
+  /* Check the parameters */\r
+  assert_param(IS_FUNCTIONAL_STATE(NewState));\r
+  \r
+  *(__IO uint32_t *) CMD_NIEN_BB = (uint32_t)((~((uint32_t)NewState)) & ((uint32_t)0x1));\r
+}\r
+\r
+/**\r
+  * @brief  Sends CE-ATA command (CMD61).\r
+  * @param NewState: new state of CE-ATA command. \r
+  *   This parameter can be: ENABLE or DISABLE.\r
+  * @retval : None\r
+  */\r
+void SDIO_SendCEATACmd(FunctionalState NewState)\r
+{ \r
+  /* Check the parameters */\r
+  assert_param(IS_FUNCTIONAL_STATE(NewState));\r
+  \r
+  *(__IO uint32_t *) CMD_ATACMD_BB = (uint32_t)NewState;\r
+}\r
+\r
+/**\r
+  * @brief  Checks whether the specified SDIO flag is set or not.\r
+  * @param SDIO_FLAG: specifies the flag to check. \r
+  *   This parameter can be one of the following values:\r
+  * @arg SDIO_FLAG_CCRCFAIL: Command response received (CRC check failed)\r
+  * @arg SDIO_FLAG_DCRCFAIL: Data block sent/received (CRC check failed)\r
+  * @arg SDIO_FLAG_CTIMEOUT: Command response timeout\r
+  * @arg SDIO_FLAG_DTIMEOUT: Data timeout\r
+  * @arg SDIO_FLAG_TXUNDERR: Transmit FIFO underrun error\r
+  * @arg SDIO_FLAG_RXOVERR:  Received FIFO overrun error\r
+  * @arg SDIO_FLAG_CMDREND:  Command response received (CRC check passed)\r
+  * @arg SDIO_FLAG_CMDSENT:  Command sent (no response required)\r
+  * @arg SDIO_FLAG_DATAEND:  Data end (data counter, SDIDCOUNT, is zero)\r
+  * @arg SDIO_FLAG_STBITERR: Start bit not detected on all data signals in wide \r
+  *                          bus mode.\r
+  * @arg SDIO_FLAG_DBCKEND:  Data block sent/received (CRC check passed)\r
+  * @arg SDIO_FLAG_CMDACT:   Command transfer in progress\r
+  * @arg SDIO_FLAG_TXACT:    Data transmit in progress\r
+  * @arg SDIO_FLAG_RXACT:    Data receive in progress\r
+  * @arg SDIO_FLAG_TXFIFOHE: Transmit FIFO Half Empty\r
+  * @arg SDIO_FLAG_RXFIFOHF: Receive FIFO Half Full\r
+  * @arg SDIO_FLAG_TXFIFOF:  Transmit FIFO full\r
+  * @arg SDIO_FLAG_RXFIFOF:  Receive FIFO full\r
+  * @arg SDIO_FLAG_TXFIFOE:  Transmit FIFO empty\r
+  * @arg SDIO_FLAG_RXFIFOE:  Receive FIFO empty\r
+  * @arg SDIO_FLAG_TXDAVL:   Data available in transmit FIFO\r
+  * @arg SDIO_FLAG_RXDAVL:   Data available in receive FIFO\r
+  * @arg SDIO_FLAG_SDIOIT:   SD I/O interrupt received\r
+  * @arg SDIO_FLAG_CEATAEND: CE-ATA command completion signal received for CMD61\r
+  * @retval : The new state of SDIO_FLAG (SET or RESET).\r
+  */\r
+FlagStatus SDIO_GetFlagStatus(uint32_t SDIO_FLAG)\r
+{ \r
+  FlagStatus bitstatus = RESET;\r
+  \r
+  /* Check the parameters */\r
+  assert_param(IS_SDIO_FLAG(SDIO_FLAG));\r
+  \r
+  if ((SDIO->STA & SDIO_FLAG) != (uint32_t)RESET)\r
+  {\r
+    bitstatus = SET;\r
+  }\r
+  else\r
+  {\r
+    bitstatus = RESET;\r
+  }\r
+  return bitstatus;\r
+}\r
+\r
+/**\r
+  * @brief  Clears the SDIO's pending flags.\r
+  * @param SDIO_FLAG: specifies the flag to clear.  \r
+  *   This parameter can be one or a combination of the following values:\r
+  * @arg SDIO_FLAG_CCRCFAIL: Command response received (CRC check failed)\r
+  * @arg SDIO_FLAG_DCRCFAIL: Data block sent/received (CRC check failed)\r
+  * @arg SDIO_FLAG_CTIMEOUT: Command response timeout\r
+  * @arg SDIO_FLAG_DTIMEOUT: Data timeout\r
+  * @arg SDIO_FLAG_TXUNDERR: Transmit FIFO underrun error\r
+  * @arg SDIO_FLAG_RXOVERR:  Received FIFO overrun error\r
+  * @arg SDIO_FLAG_CMDREND:  Command response received (CRC check passed)\r
+  * @arg SDIO_FLAG_CMDSENT:  Command sent (no response required)\r
+  * @arg SDIO_FLAG_DATAEND:  Data end (data counter, SDIDCOUNT, is zero)\r
+  * @arg SDIO_FLAG_STBITERR: Start bit not detected on all data signals in wide \r
+  *                          bus mode\r
+  * @arg SDIO_FLAG_DBCKEND:  Data block sent/received (CRC check passed)\r
+  * @arg SDIO_FLAG_SDIOIT:   SD I/O interrupt received\r
+  * @arg SDIO_FLAG_CEATAEND: CE-ATA command completion signal received for CMD61\r
+  * @retval : None\r
+  */\r
+void SDIO_ClearFlag(uint32_t SDIO_FLAG)\r
+{ \r
+  /* Check the parameters */\r
+  assert_param(IS_SDIO_CLEAR_FLAG(SDIO_FLAG));\r
+   \r
+  SDIO->ICR = SDIO_FLAG;\r
+}\r
+\r
+/**\r
+  * @brief  Checks whether the specified SDIO interrupt has occurred or not.\r
+  * @param SDIO_IT: specifies the SDIO interrupt source to check. \r
+  *   This parameter can be one of the following values:\r
+  * @arg SDIO_IT_CCRCFAIL: Command response received (CRC check failed) interrupt\r
+  * @arg SDIO_IT_DCRCFAIL: Data block sent/received (CRC check failed) interrupt\r
+  * @arg SDIO_IT_CTIMEOUT: Command response timeout interrupt\r
+  * @arg SDIO_IT_DTIMEOUT: Data timeout interrupt\r
+  * @arg SDIO_IT_TXUNDERR: Transmit FIFO underrun error interrupt\r
+  * @arg SDIO_IT_RXOVERR:  Received FIFO overrun error interrupt\r
+  * @arg SDIO_IT_CMDREND:  Command response received (CRC check passed) interrupt\r
+  * @arg SDIO_IT_CMDSENT:  Command sent (no response required) interrupt\r
+  * @arg SDIO_IT_DATAEND:  Data end (data counter, SDIDCOUNT, is zero) interrupt\r
+  * @arg SDIO_IT_STBITERR: Start bit not detected on all data signals in wide \r
+  *                        bus mode interrupt\r
+  * @arg SDIO_IT_DBCKEND:  Data block sent/received (CRC check passed) interrupt\r
+  * @arg SDIO_IT_CMDACT:   Command transfer in progress interrupt\r
+  * @arg SDIO_IT_TXACT:    Data transmit in progress interrupt\r
+  * @arg SDIO_IT_RXACT:    Data receive in progress interrupt\r
+  * @arg SDIO_IT_TXFIFOHE: Transmit FIFO Half Empty interrupt\r
+  * @arg SDIO_IT_RXFIFOHF: Receive FIFO Half Full interrupt\r
+  * @arg SDIO_IT_TXFIFOF:  Transmit FIFO full interrupt\r
+  * @arg SDIO_IT_RXFIFOF:  Receive FIFO full interrupt\r
+  * @arg SDIO_IT_TXFIFOE:  Transmit FIFO empty interrupt\r
+  * @arg SDIO_IT_RXFIFOE:  Receive FIFO empty interrupt\r
+  * @arg SDIO_IT_TXDAVL:   Data available in transmit FIFO interrupt\r
+  * @arg SDIO_IT_RXDAVL:   Data available in receive FIFO interrupt\r
+  * @arg SDIO_IT_SDIOIT:   SD I/O interrupt received interrupt\r
+  * @arg SDIO_IT_CEATAEND: CE-ATA command completion signal received for CMD61 \r
+  *                        interrupt\r
+  * @retval : The new state of SDIO_IT (SET or RESET).\r
+  */\r
+ITStatus SDIO_GetITStatus(uint32_t SDIO_IT)\r
+{ \r
+  ITStatus bitstatus = RESET;\r
+  \r
+  /* Check the parameters */\r
+  assert_param(IS_SDIO_GET_IT(SDIO_IT));\r
+  if ((SDIO->STA & SDIO_IT) != (uint32_t)RESET)  \r
+  {\r
+    bitstatus = SET;\r
+  }\r
+  else\r
+  {\r
+    bitstatus = RESET;\r
+  }\r
+  return bitstatus;\r
+}\r
+\r
+/**\r
+  * @brief  Clears the SDIO\92s interrupt pending bits.\r
+  * @param SDIO_IT: specifies the interrupt pending bit to clear. \r
+  *   This parameter can be one or a combination of the following values:\r
+  * @arg SDIO_IT_CCRCFAIL: Command response received (CRC check failed) interrupt\r
+  * @arg SDIO_IT_DCRCFAIL: Data block sent/received (CRC check failed) interrupt\r
+  * @arg SDIO_IT_CTIMEOUT: Command response timeout interrupt\r
+  * @arg SDIO_IT_DTIMEOUT: Data timeout interrupt\r
+  * @arg SDIO_IT_TXUNDERR: Transmit FIFO underrun error interrupt\r
+  * @arg SDIO_IT_RXOVERR:  Received FIFO overrun error interrupt\r
+  * @arg SDIO_IT_CMDREND:  Command response received (CRC check passed) interrupt\r
+  * @arg SDIO_IT_CMDSENT:  Command sent (no response required) interrupt\r
+  * @arg SDIO_IT_DATAEND:  Data end (data counter, SDIDCOUNT, is zero) interrupt\r
+  * @arg SDIO_IT_STBITERR: Start bit not detected on all data signals in wide \r
+  *                        bus mode interrupt\r
+  * @arg SDIO_IT_SDIOIT:   SD I/O interrupt received interrupt\r
+  * @arg SDIO_IT_CEATAEND: CE-ATA command completion signal received for CMD61\r
+  * @retval : None\r
+  */\r
+void SDIO_ClearITPendingBit(uint32_t SDIO_IT)\r
+{ \r
+  /* Check the parameters */\r
+  assert_param(IS_SDIO_CLEAR_IT(SDIO_IT));\r
+   \r
+  SDIO->ICR = SDIO_IT;\r
+}\r
+\r
+/**\r
+  * @}\r
+  */\r
+\r
+/**\r
+  * @}\r
+  */\r
+\r
+/**\r
+  * @}\r
+  */\r
+\r
+/******************* (C) COPYRIGHT 2009 STMicroelectronics *****END OF FILE****/\r