]> git.sur5r.net Git - freertos/commitdiff
Change occurrences of "Cortex M3" to "Cortex-M3".
authorrichardbarry <richardbarry@1d2547de-c912-0410-9cb9-b8ca96c0e9e2>
Sat, 5 Feb 2011 16:49:17 +0000 (16:49 +0000)
committerrichardbarry <richardbarry@1d2547de-c912-0410-9cb9-b8ca96c0e9e2>
Sat, 5 Feb 2011 16:49:17 +0000 (16:49 +0000)
git-svn-id: https://svn.code.sf.net/p/freertos/code/trunk@1272 1d2547de-c912-0410-9cb9-b8ca96c0e9e2

24 files changed:
Demo/CORTEX_AT91SAM3U256_IAR/system/exceptions.c
Demo/CORTEX_LM3S102_GCC/hw_include/hw_sysctl.h
Demo/CORTEX_LM3S102_GCC/init/startup.c
Demo/CORTEX_LM3S102_Rowley/hw_include/hw_sysctl.h
Demo/CORTEX_LM3S316_IAR/hw_include/hw_sysctl.h
Demo/CORTEX_LM3S316_IAR/hw_include/startup.c
Demo/CORTEX_LM3S316_IAR/hw_include/sysctl.h
Demo/CORTEX_LM3S811_GCC/hw_include/hw_sysctl.h
Demo/CORTEX_LM3S811_GCC/hw_include/sysctl.h
Demo/CORTEX_LM3S811_GCC/init/startup.c
Demo/CORTEX_LM3S811_IAR/LuminaryCode/hw_sysctl.h
Demo/CORTEX_LM3S811_IAR/LuminaryCode/sysctl.h
Demo/CORTEX_LM3S811_IAR/startup.c
Demo/CORTEX_LM3S811_KEIL/LuminaryCode/hw_sysctl.h
Demo/CORTEX_LM3S811_KEIL/LuminaryCode/src/sysctl.h
Demo/CORTEX_LM3Sxxxx_Eclipse/RTOSDemo/startup.c
Demo/CORTEX_LM3Sxxxx_IAR_Keil/startup_ewarm.c
Demo/CORTEX_LPC1768_GCC_RedSuite/src/FreeRTOSConfig.h
Demo/CORTEX_LPC1768_GCC_Rowley/FreeRTOSConfig.h
Demo/CORTEX_LPC1768_IAR/FreeRTOSConfig.h
Demo/CORTEX_STM32F103_GCC_Rowley/main.c
Demo/CORTEX_STM32F103_Primer_GCC/ST_Code/crt0_STM32x.c
Demo/Common/drivers/LuminaryMicro/hw_sysctl.h
Demo/Common/drivers/LuminaryMicro/sysctl.h

index 9f4c76ee9de19c86e54fab59b01c1882a841ff10..3eb2520f7c5ae36995bdcbee15f52bb9263e6a5c 100644 (file)
@@ -119,7 +119,7 @@ WEAK void PendSV_Handler(void)
 }\r
 \r
 //------------------------------------------------------------------------------\r
-// for Cortex M3\r
+// for Cortex-M3\r
 //------------------------------------------------------------------------------\r
 WEAK void SysTick_Handler(void)\r
 {\r
index 044fec21d2048ab50564ac515fbec07b41043a28..e3ef94fde4638cba7b641b2c22b0addd85528092 100644 (file)
 //\r
 //*****************************************************************************\r
 #define SYSCTL_DC1_SYSDIV_MASK  0x0000F000  // Minimum system divider mask\r
-#define SYSCTL_DC1_MPU          0x00000080  // Cortex M3 MPU present\r
+#define SYSCTL_DC1_MPU          0x00000080  // Cortex-M3 MPU present\r
 #define SYSCTL_DC1_PLL          0x00000010  // PLL present\r
 #define SYSCTL_DC1_WDOG         0x00000008  // Watchdog present\r
 #define SYSCTL_DC1_SWO          0x00000004  // Serial wire output present\r
index fcc30d021b852a0e7073c53e551044e9bf6a088d..592ddc658564d17ffc41733996dbab9a7f929d82 100644 (file)
@@ -55,7 +55,7 @@ static unsigned long pulMainStack[STACK_SIZE];
 \r
 //*****************************************************************************\r
 //\r
-// The minimal vector table for a Cortex M3.  Note that the proper constructs\r
+// The minimal vector table for a Cortex-M3.  Note that the proper constructs\r
 // must be placed on this to ensure that it ends up at physical address\r
 // 0x0000.0000.\r
 //\r
index 044fec21d2048ab50564ac515fbec07b41043a28..e3ef94fde4638cba7b641b2c22b0addd85528092 100644 (file)
 //\r
 //*****************************************************************************\r
 #define SYSCTL_DC1_SYSDIV_MASK  0x0000F000  // Minimum system divider mask\r
-#define SYSCTL_DC1_MPU          0x00000080  // Cortex M3 MPU present\r
+#define SYSCTL_DC1_MPU          0x00000080  // Cortex-M3 MPU present\r
 #define SYSCTL_DC1_PLL          0x00000010  // PLL present\r
 #define SYSCTL_DC1_WDOG         0x00000008  // Watchdog present\r
 #define SYSCTL_DC1_SWO          0x00000004  // Serial wire output present\r
index 9a8fff4eed23d1b0e0130f08ff1b8597c3b780a4..884cdec938aab049d97e4164cd7d8c30cb946fe5 100644 (file)
 #define SYSCTL_DC1_ADCSPD_MASK  0x00000F00  // ADC speed mask\r
 #define SYSCTL_DC1_ADCSPD_250K  0x00000100  // 250Ksps ADC\r
 #define SYSCTL_DC1_ADCSPD_125K  0x00000000  // 125Ksps ADC\r
-#define SYSCTL_DC1_MPU          0x00000080  // Cortex M3 MPU present\r
+#define SYSCTL_DC1_MPU          0x00000080  // Cortex-M3 MPU present\r
 #define SYSCTL_DC1_TEMP         0x00000020  // Temperature sensor present\r
 #define SYSCTL_DC1_PLL          0x00000010  // PLL present\r
 #define SYSCTL_DC1_WDOG         0x00000008  // Watchdog present\r
index 3bdebab9da5f6038374e9787230d758f7d1c1fed..a76a7831e2231fb70c03ef27564716fca276c4c3 100644 (file)
@@ -83,7 +83,7 @@ uVectorEntry;
 \r
 //*****************************************************************************\r
 //\r
-// The minimal vector table for a Cortex M3.  Note that the proper constructs\r
+// The minimal vector table for a Cortex-M3.  Note that the proper constructs\r
 // must be placed on this to ensure that it ends up at physical address\r
 // 0x0000.0000.\r
 //\r
index c5e065012079623c333ea0b056927182c1bf021a..f9ce18d7672f282bfbf2cb8bcc6ceb59431db810 100644 (file)
@@ -60,7 +60,7 @@ extern "C"
 #define SYSCTL_PERIPH_GPIOC     0x20000004  // GPIO C\r
 #define SYSCTL_PERIPH_GPIOD     0x20000008  // GPIO D\r
 #define SYSCTL_PERIPH_GPIOE     0x20000010  // GPIO E\r
-#define SYSCTL_PERIPH_MPU       0x30000080  // Cortex M3 MPU\r
+#define SYSCTL_PERIPH_MPU       0x30000080  // Cortex-M3 MPU\r
 #define SYSCTL_PERIPH_TEMP      0x30000020  // Temperature sensor\r
 #define SYSCTL_PERIPH_PLL       0x30000010  // PLL\r
 \r
index cce5ad21494a0a4addc2fe8c8f2a5183e789718a..4f6b55e98372a4d05c7c9de0f691045cf92d719b 100644 (file)
 #define SYSCTL_DC1_ADCSPD_500K  0x00000200  // 500Ksps ADC\r
 #define SYSCTL_DC1_ADCSPD_250K  0x00000100  // 250Ksps ADC\r
 #define SYSCTL_DC1_ADCSPD_125K  0x00000000  // 125Ksps ADC\r
-#define SYSCTL_DC1_MPU          0x00000080  // Cortex M3 MPU present\r
+#define SYSCTL_DC1_MPU          0x00000080  // Cortex-M3 MPU present\r
 #define SYSCTL_DC1_TEMP         0x00000020  // Temperature sensor present\r
 #define SYSCTL_DC1_PLL          0x00000010  // PLL present\r
 #define SYSCTL_DC1_WDOG         0x00000008  // Watchdog present\r
index 94b147084b9aba0be3e61c01ae939395989dfdcc..ebe01cb99416cef1320bcd08342c996208bb84ec 100644 (file)
@@ -61,7 +61,7 @@ extern "C"
 #define SYSCTL_PERIPH_GPIOC     0x20000004  // GPIO C\r
 #define SYSCTL_PERIPH_GPIOD     0x20000008  // GPIO D\r
 #define SYSCTL_PERIPH_GPIOE     0x20000010  // GPIO E\r
-#define SYSCTL_PERIPH_MPU       0x30000080  // Cortex M3 MPU\r
+#define SYSCTL_PERIPH_MPU       0x30000080  // Cortex-M3 MPU\r
 #define SYSCTL_PERIPH_TEMP      0x30000020  // Temperature sensor\r
 #define SYSCTL_PERIPH_PLL       0x30000010  // PLL\r
 \r
index efd7b414c48469348b3711705556795ed0cc15ef..93da0798de34fd183924473a4cf40f5fa6000a96 100644 (file)
@@ -59,7 +59,7 @@ static unsigned long pulStack[STACK_SIZE];
 \r
 //*****************************************************************************\r
 //\r
-// The minimal vector table for a Cortex M3.  Note that the proper constructs\r
+// The minimal vector table for a Cortex-M3.  Note that the proper constructs\r
 // must be placed on this to ensure that it ends up at physical address\r
 // 0x0000.0000.\r
 //\r
index cce5ad21494a0a4addc2fe8c8f2a5183e789718a..4f6b55e98372a4d05c7c9de0f691045cf92d719b 100644 (file)
 #define SYSCTL_DC1_ADCSPD_500K  0x00000200  // 500Ksps ADC\r
 #define SYSCTL_DC1_ADCSPD_250K  0x00000100  // 250Ksps ADC\r
 #define SYSCTL_DC1_ADCSPD_125K  0x00000000  // 125Ksps ADC\r
-#define SYSCTL_DC1_MPU          0x00000080  // Cortex M3 MPU present\r
+#define SYSCTL_DC1_MPU          0x00000080  // Cortex-M3 MPU present\r
 #define SYSCTL_DC1_TEMP         0x00000020  // Temperature sensor present\r
 #define SYSCTL_DC1_PLL          0x00000010  // PLL present\r
 #define SYSCTL_DC1_WDOG         0x00000008  // Watchdog present\r
index 94b147084b9aba0be3e61c01ae939395989dfdcc..ebe01cb99416cef1320bcd08342c996208bb84ec 100644 (file)
@@ -61,7 +61,7 @@ extern "C"
 #define SYSCTL_PERIPH_GPIOC     0x20000004  // GPIO C\r
 #define SYSCTL_PERIPH_GPIOD     0x20000008  // GPIO D\r
 #define SYSCTL_PERIPH_GPIOE     0x20000010  // GPIO E\r
-#define SYSCTL_PERIPH_MPU       0x30000080  // Cortex M3 MPU\r
+#define SYSCTL_PERIPH_MPU       0x30000080  // Cortex-M3 MPU\r
 #define SYSCTL_PERIPH_TEMP      0x30000020  // Temperature sensor\r
 #define SYSCTL_PERIPH_PLL       0x30000010  // PLL\r
 \r
index 1bd3bb1afc2760a0e20d0ea1feb59ed56bb761af..84e3fc89dc6c2fd5abe4be8e12c9b672ede22f62 100644 (file)
@@ -85,7 +85,7 @@ uVectorEntry;
 \r
 //*****************************************************************************\r
 //\r
-// The minimal vector table for a Cortex M3.  Note that the proper constructs\r
+// The minimal vector table for a Cortex-M3.  Note that the proper constructs\r
 // must be placed on this to ensure that it ends up at physical address\r
 // 0x0000.0000.\r
 //\r
index 5ac87f2287d9c21f2ec9878356d4ab42f0ee81f7..fbc698253ecbed132969fab6e1af78a6f967f720 100644 (file)
 #define SYSCTL_DC1_ADCSPD_500K  0x00000200  // 500Ksps ADC\r
 #define SYSCTL_DC1_ADCSPD_250K  0x00000100  // 250Ksps ADC\r
 #define SYSCTL_DC1_ADCSPD_125K  0x00000000  // 125Ksps ADC\r
-#define SYSCTL_DC1_MPU          0x00000080  // Cortex M3 MPU present\r
+#define SYSCTL_DC1_MPU          0x00000080  // Cortex-M3 MPU present\r
 #define SYSCTL_DC1_TEMP         0x00000020  // Temperature sensor present\r
 #define SYSCTL_DC1_PLL          0x00000010  // PLL present\r
 #define SYSCTL_DC1_WDOG         0x00000008  // Watchdog present\r
index 098013d63e433dd0e7542eecbe82a0d91522bc0e..de5273f4b84b87f61dd304c75bb2ca5de97e5bba 100644 (file)
@@ -61,7 +61,7 @@ extern "C"
 #define SYSCTL_PERIPH_GPIOC     0x20000004  // GPIO C\r
 #define SYSCTL_PERIPH_GPIOD     0x20000008  // GPIO D\r
 #define SYSCTL_PERIPH_GPIOE     0x20000010  // GPIO E\r
-#define SYSCTL_PERIPH_MPU       0x30000080  // Cortex M3 MPU\r
+#define SYSCTL_PERIPH_MPU       0x30000080  // Cortex-M3 MPU\r
 #define SYSCTL_PERIPH_TEMP      0x30000020  // Temperature sensor\r
 #define SYSCTL_PERIPH_PLL       0x30000010  // PLL\r
 \r
index 3a7420c8e5010d1fedf9200b4421c13b10510881..b987b2cd2e50aef3a788600a51ca91f91e5eca33 100644 (file)
@@ -61,7 +61,7 @@ static unsigned long pulStack[STACK_SIZE];
 \r
 //*****************************************************************************\r
 //\r
-// The minimal vector table for a Cortex M3.  Note that the proper constructs\r
+// The minimal vector table for a Cortex-M3.  Note that the proper constructs\r
 // must be placed on this to ensure that it ends up at physical address\r
 // 0x0000.0000.\r
 //\r
index bbaa5719e2ce0d1afbea3ce30181d1818dab32ed..dfb51d9ff1de7b8efb3982b967432d0f3e24983f 100644 (file)
@@ -89,7 +89,7 @@ uVectorEntry;
 \r
 //*****************************************************************************\r
 //\r
-// The minimal vector table for a Cortex M3.  Note that the proper constructs\r
+// The minimal vector table for a Cortex-M3.  Note that the proper constructs\r
 // must be placed on this to ensure that it ends up at physical address\r
 // 0x0000.0000.\r
 //\r
index d1251b4a6b3e6e7e169f76150db33fa7455c4f34..b4391a4203d18358376e618631ce867e4d4f6ccf 100644 (file)
@@ -141,7 +141,7 @@ to exclude the API function. */
 /* Priorities passed to NVIC_SetPriority() do not require shifting as the\r
 function does the shifting itself.  Note these priorities need to be equal to\r
 or lower than configMAX_SYSCALL_INTERRUPT_PRIORITY - therefore the numeric\r
-value needs to be equal to or greater than 5 (on the Cortex M3 the lower the\r
+value needs to be equal to or greater than 5 (on the Cortex-M3 the lower the\r
 numeric value the higher the interrupt priority). */\r
 #define configEMAC_INTERRUPT_PRIORITY          5\r
 #define configUSB_INTERRUPT_PRIORITY           6\r
index dadcdf44169fa43a59a2bc96490421f4bace0c88..42d077edba21c129f1646b7d4404cb81d1f2f1d8 100644 (file)
@@ -141,7 +141,7 @@ to exclude the API function. */
 /* Priorities passed to NVIC_SetPriority() do not require shifting as the\r
 function does the shifting itself.  Note these priorities need to be equal to\r
 or lower than configMAX_SYSCALL_INTERRUPT_PRIORITY - therefore the numeric\r
-value needs to be equal to or greater than 5 (on the Cortex M3 the lower the\r
+value needs to be equal to or greater than 5 (on the Cortex-M3 the lower the\r
 numeric value the higher the interrupt priority). */\r
 #define configEMAC_INTERRUPT_PRIORITY          5\r
 #define configUSB_INTERRUPT_PRIORITY           6\r
index ddaa45205faaa184c32a724e120d176d6f159293..77635d5b5d2ace8a92d03d2352935018acd72f0f 100644 (file)
@@ -139,7 +139,7 @@ to exclude the API function. */
 /* Priorities passed to NVIC_SetPriority() do not require shifting as the\r
 function does the shifting itself.  Note these priorities need to be equal to\r
 or lower than configMAX_SYSCALL_INTERRUPT_PRIORITY - therefore the numeric\r
-value needs to be equal to or greater than 5 (on the Cortex M3 the lower the\r
+value needs to be equal to or greater than 5 (on the Cortex-M3 the lower the\r
 numeric value the higher the interrupt priority). */\r
 #define configEMAC_INTERRUPT_PRIORITY          5\r
 #define configUSB_INTERRUPT_PRIORITY           6\r
index 8984b2a7d18299ce43fec3972229b83ca96a1a6e..cab432af45ec47a2be5d66c267ef56e84a511a6b 100644 (file)
@@ -75,7 +75,7 @@
  * file contains a simple repeating string of fixed width.\r
  *\r
  * Currently this demo does not include interrupt nesting examples.  High \r
- * frequency timer and simpler nesting examples can be found in most Cortex M3\r
+ * frequency timer and simpler nesting examples can be found in most Cortex-M3\r
  * demo applications.\r
  *\r
  * The functions used to initialise, set and clear LED outputs are normally \r
index 3c62fe8c790f72df73f173052e039b66d9f28e3f..2d1020c43e441fe1b82d90dbe219bf8e9a69bb2f 100644 (file)
@@ -100,7 +100,7 @@ extern void vPortSVCHandler( void );
 \r
 /******************************************************************************\r
 *\r
-* The minimal vector table for a Cortex M3.  Note that the proper constructs\r
+* The minimal vector table for a Cortex-M3.  Note that the proper constructs\r
 * must be placed on this to ensure that it ends up at physical address\r
 * 0x0000.0000.\r
 *\r
index e091eba86eceaa58fca81024cf2be08bf8c02e80..5d9877b367f3ef73ae504492b0d47d1d68895345 100644 (file)
 #define SYSCTL_DC1_ADCSPD_250K  0x00000100  // 250Ksps ADC\r
 #define SYSCTL_DC1_ADCSPD_500K  0x00000200  // 500Ksps ADC\r
 #define SYSCTL_DC1_ADCSPD_1M    0x00000300  // 1Msps ADC\r
-#define SYSCTL_DC1_MPU          0x00000080  // Cortex M3 MPU present\r
+#define SYSCTL_DC1_MPU          0x00000080  // Cortex-M3 MPU present\r
 #define SYSCTL_DC1_HIB          0x00000040  // Hibernation module present\r
 #define SYSCTL_DC1_TEMP         0x00000020  // Temperature sensor present\r
 #define SYSCTL_DC1_PLL          0x00000010  // PLL present\r
index 68340d3baac199a947ac9f351838b1511c62b27e..55f847fe4ce39bc0ea710fff46f810f30e8e52ef 100644 (file)
@@ -95,7 +95,7 @@ extern "C"
 #define SYSCTL_PERIPH_IEEE1588  0x20100100  // IEEE1588\r
 #define SYSCTL_PERIPH_PLL       0x30000010  // PLL\r
 #define SYSCTL_PERIPH_TEMP      0x30000020  // Temperature sensor\r
-#define SYSCTL_PERIPH_MPU       0x30000080  // Cortex M3 MPU\r
+#define SYSCTL_PERIPH_MPU       0x30000080  // Cortex-M3 MPU\r
 \r
 //*****************************************************************************\r
 //\r