]> git.sur5r.net Git - freertos/blobdiff - FreeRTOS/Demo/CORTEX_A5_SAMA5D4x_EK_IAR/Full_Demo/IntQueueTimer.c
Update version number ready for next release.
[freertos] / FreeRTOS / Demo / CORTEX_A5_SAMA5D4x_EK_IAR / Full_Demo / IntQueueTimer.c
index 0bc907c8481ef2feb042c99980c3e71a353beda5..0e0e5d3be027fcaa3af94d301cccfc9d704654e0 100644 (file)
@@ -1,67 +1,29 @@
 /*\r
-    FreeRTOS V8.1.2 - Copyright (C) 2014 Real Time Engineers Ltd.\r
-    All rights reserved\r
-\r
-    VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
-\r
-    ***************************************************************************\r
-     *                                                                       *\r
-     *    FreeRTOS provides completely free yet professionally developed,    *\r
-     *    robust, strictly quality controlled, supported, and cross          *\r
-     *    platform software that has become a de facto standard.             *\r
-     *                                                                       *\r
-     *    Help yourself get started quickly and support the FreeRTOS         *\r
-     *    project by purchasing a FreeRTOS tutorial book, reference          *\r
-     *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
-     *                                                                       *\r
-     *    Thank you!                                                         *\r
-     *                                                                       *\r
-    ***************************************************************************\r
-\r
-    This file is part of the FreeRTOS distribution.\r
-\r
-    FreeRTOS is free software; you can redistribute it and/or modify it under\r
-    the terms of the GNU General Public License (version 2) as published by the\r
-    Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
-\r
-    >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
-    >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
-    >>!   obliged to provide the source code for proprietary components     !<<\r
-    >>!   outside of the FreeRTOS kernel.                                   !<<\r
-\r
-    FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
-    WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
-    FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
-    link: http://www.freertos.org/a00114.html\r
-\r
-    1 tab == 4 spaces!\r
-\r
-    ***************************************************************************\r
-     *                                                                       *\r
-     *    Having a problem?  Start by reading the FAQ "My application does   *\r
-     *    not run, what could be wrong?"                                     *\r
-     *                                                                       *\r
-     *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
-     *                                                                       *\r
-    ***************************************************************************\r
-\r
-    http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
-    license and Real Time Engineers Ltd. contact details.\r
-\r
-    http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
-    including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
-    compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
-\r
-    http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
-    Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
-    licenses offer ticketed support, indemnification and middleware.\r
-\r
-    http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
-    engineered and independently SIL3 certified version for use in safety and\r
-    mission critical applications that require provable dependability.\r
-\r
-    1 tab == 4 spaces!\r
-*/\r
+ * FreeRTOS Kernel V10.2.1\r
+ * Copyright (C) 2019 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
+ *\r
+ * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
+ * this software and associated documentation files (the "Software"), to deal in\r
+ * the Software without restriction, including without limitation the rights to\r
+ * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
+ * the Software, and to permit persons to whom the Software is furnished to do so,\r
+ * subject to the following conditions:\r
+ *\r
+ * The above copyright notice and this permission notice shall be included in all\r
+ * copies or substantial portions of the Software.\r
+ *\r
+ * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
+ * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
+ * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
+ * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
+ * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
+ * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
+ *\r
+ * http://www.FreeRTOS.org\r
+ * http://aws.amazon.com/freertos\r
+ *\r
+ * 1 tab == 4 spaces!\r
+ */\r
 \r
 /*\r
  * This file initialises three timers as follows:\r
@@ -111,7 +73,7 @@ code. */
 \r
 /* The high frequency interrupt given the highest priority or all.  The priority\r
 of the lower frequency timers must still be above the tick interrupt priority. */\r
-#define tmrLOWER_PRIORITY              1\r
+#define tmrLOWER_PRIORITY              3\r
 #define tmrHIGHER_PRIORITY             5\r
 /*-----------------------------------------------------------*/\r
 \r
@@ -136,32 +98,48 @@ void vInitialiseTimerForIntQueueTest( void )
 const uint32_t ulDivider = 128UL, ulTCCLKS = 3UL;\r
 \r
        /* Enable the TC clocks. */\r
-       PMC->PMC_PCER0 = 1 << ID_TC0;\r
-       PMC->PMC_PCER0 = 1 << ID_TC1;\r
+       PMC_EnablePeripheral( ID_TC0 );\r
+       PMC_EnablePeripheral( ID_TC1 );\r
 \r
        /* Configure TC0 channel 0 for a tmrTIMER_0_FREQUENCY frequency and trigger\r
-       on RC compare. */\r
+       on RC compare.  This is part of the IntQTimer test. */\r
        TC_Configure( TC0, tmrTC0_CHANNEL_0, ulTCCLKS | TC_CMR_CPCTRG );\r
-       TC0->TC_CHANNEL[ tmrTC0_CHANNEL_0 ].TC_RC = BOARD_MCK / ( tmrTIMER_0_FREQUENCY * ulDivider );\r
+       TC0->TC_CHANNEL[ tmrTC0_CHANNEL_0 ].TC_RC = ( BOARD_MCK / 2 ) / ( tmrTIMER_0_FREQUENCY * ulDivider );\r
        TC0->TC_CHANNEL[ tmrTC0_CHANNEL_0 ].TC_IER = TC_IER_CPCS;\r
 \r
        /* Configure TC0 channel 1 for a tmrTIMER_1_FREQUENCY frequency and trigger\r
-       on RC compare. */\r
+       on RC compare.  This is part of the IntQTimer test. */\r
        TC_Configure( TC0, tmrTC0_CHANNEL_1, ulTCCLKS | TC_CMR_CPCTRG );\r
-       TC0->TC_CHANNEL[ tmrTC0_CHANNEL_1 ].TC_RC = BOARD_MCK / ( tmrTIMER_1_FREQUENCY * ulDivider );\r
+       TC0->TC_CHANNEL[ tmrTC0_CHANNEL_1 ].TC_RC = ( BOARD_MCK / 2 ) / ( tmrTIMER_1_FREQUENCY * ulDivider );\r
        TC0->TC_CHANNEL[ tmrTC0_CHANNEL_1 ].TC_IER = TC_IER_CPCS;\r
 \r
        /* Configure TC1 channel 0 tmrTIMER_2_FREQUENCY frequency and trigger on\r
-       RC compare. */\r
+       RC compare.  This is the very high frequency timer. */\r
        TC_Configure( TC1, tmrTC1_CHANNEL_0, ulTCCLKS | TC_CMR_CPCTRG );\r
        TC1->TC_CHANNEL[ tmrTC1_CHANNEL_0 ].TC_RC = BOARD_MCK / ( tmrTIMER_2_FREQUENCY * ulDivider );\r
        TC1->TC_CHANNEL[ tmrTC1_CHANNEL_0 ].TC_IER = TC_IER_CPCS;\r
 \r
-       /* Enable interrupts and start the timers. */\r
-       IRQ_ConfigureIT( ID_TC0, tmrLOWER_PRIORITY, prvTC0_Handler );\r
-       IRQ_ConfigureIT( ID_TC1, tmrHIGHER_PRIORITY, prvTC1_Handler );\r
-       IRQ_EnableIT( ID_TC0 );\r
-       IRQ_EnableIT( ID_TC1 );\r
+       /* First setup TC0 interrupt, in which two channels are used. */\r
+    AIC->AIC_SSR = ID_TC0;\r
+\r
+       /* Ensure the interrupt is disabled before setting mode and handler. */\r
+    AIC->AIC_IDCR = AIC_IDCR_INTD;\r
+    AIC->AIC_SMR  = AIC_SMR_SRCTYPE_EXT_POSITIVE_EDGE |  tmrLOWER_PRIORITY;\r
+    AIC->AIC_SVR = ( uint32_t ) prvTC0_Handler;\r
+\r
+       /* Start with the interrupt clear. */\r
+    AIC->AIC_ICCR = AIC_ICCR_INTCLR;\r
+\r
+       /* Do the same for TC1 - which is the high frequency timer. */\r
+    AIC->AIC_SSR = ID_TC1;\r
+    AIC->AIC_IDCR = AIC_IDCR_INTD;\r
+    AIC->AIC_SMR  = AIC_SMR_SRCTYPE_EXT_POSITIVE_EDGE | tmrHIGHER_PRIORITY;\r
+    AIC->AIC_SVR = ( uint32_t ) prvTC1_Handler;\r
+    AIC->AIC_ICCR = AIC_ICCR_INTCLR;\r
+\r
+       /* Finally enable the interrupts and start the timers. */\r
+       AIC_EnableIT( ID_TC0 );\r
+       AIC_EnableIT( ID_TC1 );\r
        TC_Start( TC0, tmrTC0_CHANNEL_0 );\r
        TC_Start( TC0, tmrTC0_CHANNEL_1 );\r
        TC_Start( TC1, tmrTC1_CHANNEL_0 );\r
@@ -170,16 +148,28 @@ const uint32_t ulDivider = 128UL, ulTCCLKS = 3UL;
 \r
 static void prvTC0_Handler( void )\r
 {\r
-    /* Read will clear the status bit. */\r
-       if( ( TC0->TC_CHANNEL[ tmrTC0_CHANNEL_0 ].TC_SR & tmrRC_COMPARE ) != 0 )\r
-       {\r
-               portYIELD_FROM_ISR( xFirstTimerHandler() );\r
-       }\r
+uint32_t ulDidSomething;\r
 \r
-       if( ( TC0->TC_CHANNEL[ tmrTC0_CHANNEL_1 ].TC_SR & tmrRC_COMPARE ) != 0 )\r
+       do\r
        {\r
-               portYIELD_FROM_ISR( xSecondTimerHandler() );\r
-       }\r
+               ulDidSomething = pdFALSE;\r
+\r
+               /* Read will clear the status bit. */\r
+               if( ( TC0->TC_CHANNEL[ tmrTC0_CHANNEL_0 ].TC_SR & tmrRC_COMPARE ) != 0 )\r
+               {\r
+                       /* Call the IntQ test function for this channel. */\r
+                       portYIELD_FROM_ISR( xFirstTimerHandler() );\r
+                       ulDidSomething = pdTRUE;\r
+               }\r
+\r
+               if( ( TC0->TC_CHANNEL[ tmrTC0_CHANNEL_1 ].TC_SR & tmrRC_COMPARE ) != 0 )\r
+               {\r
+                       /* Call the IntQ test function for this channel. */\r
+                       portYIELD_FROM_ISR( xSecondTimerHandler() );\r
+                       ulDidSomething = pdTRUE;\r
+               }\r
+\r
+       } while( ulDidSomething == pdTRUE );\r
 }\r
 /*-----------------------------------------------------------*/\r
 \r