]> git.sur5r.net Git - freertos/blobdiff - FreeRTOS/Demo/RX600_RX63N-RSK_Renesas/RTOSDemo/r_bsp_config.h
Update version number in readiness for V10.3.0 release. Sync SVN with reviewed releas...
[freertos] / FreeRTOS / Demo / RX600_RX63N-RSK_Renesas / RTOSDemo / r_bsp_config.h
diff --git a/FreeRTOS/Demo/RX600_RX63N-RSK_Renesas/RTOSDemo/r_bsp_config.h b/FreeRTOS/Demo/RX600_RX63N-RSK_Renesas/RTOSDemo/r_bsp_config.h
deleted file mode 100644 (file)
index 1ddbb9d..0000000
+++ /dev/null
@@ -1,149 +0,0 @@
-/***********************************************************************************************************************\r
-* DISCLAIMER\r
-* This software is supplied by Renesas Electronics Corporation and is only intended for use with Renesas products. No \r
-* other uses are authorized. This software is owned by Renesas Electronics Corporation and is protected under all \r
-* applicable laws, including copyright laws. \r
-* THIS SOFTWARE IS PROVIDED "AS IS" AND RENESAS MAKES NO WARRANTIES REGARDING\r
-* THIS SOFTWARE, WHETHER EXPRESS, IMPLIED OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, \r
-* FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. ALL SUCH WARRANTIES ARE EXPRESSLY DISCLAIMED. TO THE MAXIMUM \r
-* EXTENT PERMITTED NOT PROHIBITED BY LAW, NEITHER RENESAS ELECTRONICS CORPORATION NOR ANY OF ITS AFFILIATED COMPANIES \r
-* SHALL BE LIABLE FOR ANY DIRECT, INDIRECT, SPECIAL, INCIDENTAL OR CONSEQUENTIAL DAMAGES FOR ANY REASON RELATED TO THIS \r
-* SOFTWARE, EVEN IF RENESAS OR ITS AFFILIATES HAVE BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.\r
-* Renesas reserves the right, without notice, to make changes to this software and to discontinue the availability of \r
-* this software. By using this software, you agree to the additional terms and conditions found by accessing the \r
-* following link:\r
-* http://www.renesas.com/disclaimer \r
-*\r
-* Copyright (C) 2012 Renesas Electronics Corporation. All rights reserved.    \r
-***********************************************************************************************************************/\r
-/***********************************************************************************************************************\r
-* File Name    : r_bsp_config_reference.c\r
-* Device(s)    : RX63x\r
-* Description  : The file r_bsp_config.h is used to configure your BSP. r_bsp_config.h should be included\r
-*                somewhere in your package so that the r_bsp code has access to it. This file (r_bsp_config_reference.h)\r
-*                is just a reference file that the user can use to make their own r_bsp_config.h file.\r
-************************************************************************************************************************\r
-* History : DD.MM.YYYY Version Description           \r
-*         : 13.03.2012 1.00    First Release            \r
-***********************************************************************************************************************/\r
-#ifndef R_BSP_CONFIG_REF_HEADER_FILE\r
-#define R_BSP_CONFIG_REF_HEADER_FILE\r
-\r
-/***********************************************************************************************************************\r
-Configuration Options\r
-***********************************************************************************************************************/\r
-/* The 'BSP_DECLARE_STACK' macro is checked so that the stack is only declared in one place (resetprg.c). Every time a \r
-   '#pragma stacksize' is encountered, the stack size is increased. This prevents multiplication of stack size. */\r
-#if defined(BSP_DECLARE_STACK)\r
-/* User Stack size in bytes. The Renesas RX toolchain sets the stack size using the #pragma stacksize directive. */\r
-#pragma stacksize su=0x1000\r
-/* Interrupt Stack size in bytes. The Renesas RX toolchain sets the stack size using the #pragma stacksize directive. */\r
-#pragma stacksize si=0x400\r
-#endif\r
-\r
-/* Heap size in bytes. */\r
-#define HEAP_BYTES              (0x4)\r
-\r
-/* After reset MCU will operate in Supervisor mode. To switch to User mode, set this macro to '1'. For more information\r
-   on the differences between these 2 modes see the CPU >> Processor Mode section of your MCU's hardware manual.\r
-   0 = Stay in Supervisor mode.\r
-   1 = Switch to User mode.\r
-*/\r
-#define RUN_IN_USER_MODE        (0)\r
-\r
-/* To get into User Boot Mode the user must control some pins on the MCU and also set some values in ROM. These values\r
-   in ROM are described in the Option-Setting Memory section of the hardware manual. This macro sets these values so \r
-   that User Boot Mode can be used. The user is still responsible for setting the MCU pins appropriately.\r
-   0 = Single-Chip or USB Boot Mode\r
-   1 = User Boot Mode\r
-*/\r
-#define USER_BOOT_ENABLE        (0)\r
-\r
-/* Set your desired ID code. NOTE, leave at the default (all 0xFF's) if you do not wish to use an ID code. If you set \r
-   this value and program it into the MCU then you will need to remember the ID code because the debugger will ask for \r
-   it when trying to connect. Note that the E1/E20 will ignore the ID code when programming the MCU during debugging.\r
-   If you set this value and then forget it then you can clear the ID code by connecting up in serial boot mode using \r
-   FDT. The ID Code is 16 bytes long. The macro below define the ID Code in 4-byte sections. */\r
-/* Lowest 4-byte section, address 0xFFFFFFA0. From MSB to LSB: Control Code, ID code 1, ID code 2, ID code 3. */\r
-#define ID_CODE_LONG_1          (0xFFFFFFFF)\r
-/* 2nd ID Code section, address 0xFFFFFFA4. From MSB to LSB: ID code 4, ID code 5, ID code 6, ID code 7. */\r
-#define ID_CODE_LONG_2          (0xFFFFFFFF)\r
-/* 3rd ID Code section, address 0xFFFFFFA8. From MSB to LSB: ID code 8, ID code 9, ID code 10, ID code 11. */\r
-#define ID_CODE_LONG_3          (0xFFFFFFFF)\r
-/* 4th ID Code section, address 0xFFFFFFAC. From MSB to LSB: ID code 12, ID code 13, ID code 14, ID code 15. */\r
-#define ID_CODE_LONG_4          (0xFFFFFFFF)\r
-\r
-/* This macro lets other modules no if a RTOS is being used.\r
-   0 = RTOS is not used. \r
-   1 = RTOS is used.\r
-*/\r
-#define RTOS_USED               (0)\r
-\r
-/* Clock source select (CKSEL).\r
-   0 = Low Speed On-Chip Oscillator  (LOCO)\r
-   1 = High Speed On-Chip Oscillator (HOCO)\r
-   2 = Main Clock Oscillator  \r
-   3 = Sub-Clock Oscillator\r
-   4 = PLL Circuit\r
-*/ \r
-#define CLOCK_SOURCE            (4)\r
-\r
-/* Clock configuration options.\r
-   The input clock frequency is specified and then the system clocks are set by specifying the multipliers used. The\r
-   multiplier settings are used to set the clock registers in resetprg.c. If a 12MHz clock is used and the \r
-   ICLK is 96MHz, PCLKA is 48MHz, PCLKB is 48MHz, FCLK is 48MHz, USB Clock is 48MHz, and BCLK is 12MHz then the \r
-   settings would be:\r
-\r
-   XTAL_HZ = 12000000\r
-   PLL_DIV = 1  (no division)\r
-   PLL_MUL = 16 (12MHz x 16 = 192MHz)\r
-   ICK_DIV =  2      : System Clock (ICLK)        = (((XTAL_HZ/PLL_DIV) * PLL_MUL) / ICK_DIV)  = 96MHz\r
-   PCKA_DIV = 4      : Peripheral Clock A (PCLKA) = (((XTAL_HZ/PLL_DIV) * PLL_MUL) / PCKA_DIV) = 48MHz\r
-   PCKB_DIV = 4      : Peripheral Clock B (PCLKB) = (((XTAL_HZ/PLL_DIV) * PLL_MUL) / PCKB_DIV) = 48MHz\r
-   FCK_DIV =  4      : Flash IF Clock (FCLK)      = (((XTAL_HZ/PLL_DIV) * PLL_MUL) / FCK_DIV)  = 48MHz\r
-   BCK_DIV =  8      : External Bus Clock (BCK)   = (((XTAL_HZ/PLL_DIV) * PLL_MUL) / BCK_DIV)  = 24MHz\r
-   UCK_DIV =  4      : USB Clock (UCLK)           = (((XTAL_HZ/PLL_DIV) * PLL_MUL) / UCK_DIV)  = 48MHz\r
-*/\r
-/* XTAL - Input clock frequency in Hz */\r
-#define XTAL_HZ                 (12000000)\r
-/* PLL Input Frequency Divider Select (PLIDIV). \r
-   Available divisors = /1 (no division), /2, /4\r
-*/\r
-#define PLL_DIV                 (1)\r
-/* PLL Frequency Multiplication Factor Select (STC). \r
-   Available multipliers = x8, x10, x12, x16, x20, x24, x25, x50\r
-*/\r
-#define PLL_MUL                 (16)\r
-/* System Clock Divider (ICK).\r
-   Available divisors = /1 (no division), /2, /4, /8, /16, /32, /64\r
-*/\r
-#define ICK_DIV                 (2)\r
-/* Peripheral Module Clock A Divider (PCKA). \r
-   Available divisors = /1 (no division), /2, /4, /8, /16, /32, /64\r
-*/\r
-#define PCKA_DIV                (4)\r
-/* Peripheral Module Clock B Divider (PCKB). \r
-   Available divisors = /1 (no division), /2, /4, /8, /16, /32, /64\r
-*/\r
-#define PCKB_DIV                (4)\r
-/* External Bus Clock Divider (BCK). \r
-   Available divisors = /1 (no division), /2, /4, /8, /16, /32, /64\r
-*/\r
-#define BCK_DIV                 (8)\r
-/* Flash IF Clock Divider (FCK). \r
-   Available divisors = /1 (no division), /2, /4, /8, /16, /32, /64\r
-*/\r
-#define FCK_DIV                 (4)\r
-/* IEBUS Clock Divider Select. \r
-   Available divisors = /1 (no division), /2, /4, /6, /8, /16, /32, /64\r
-*/\r
-#define IEBCK_DIV               (8)\r
-/* USB Clock Divider Select. \r
-   Available divisors = /3, /4\r
-*/\r
-#define UCK_DIV                 (4)\r
-\r
-#endif /* R_BSP_CONFIG_REF_HEADER_FILE */\r
-\r
-\r
-\r