git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/MicroBlaze_Kintex7_EthernetLite/BSP/microblaze_0/libsrc/standalone_v5_4/src/pvr.h

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2006 - 2014 Xilinx, Inc. All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file pvr.h
  36 *
  37 * This header file contains defines for structures used by the microblaze
  38 * PVR routines
  39 *
  40 ******************************************************************************/
  41
  42 #ifndef _PVR_H
  43 #define _PVR_H
  44
  45 #include "xil_types.h"
  46 #include "xil_assert.h"
  47 #include "xparameters.h"
  48 #include "mb_interface.h"
  49 #include "bspconfig.h"
  50
  51 #ifdef __cplusplus
  52 extern "C" {
  53 #endif
  54
  55
  56 /* Defs */
  57 typedef struct pvr_s {
  58 #ifdef MICROBLAZE_PVR_FULL
  59   unsigned int  pvr[16];
  60 #else
  61   unsigned int  pvr[1];
  62 #endif
  63 } pvr_t;
  64
  65
  66 #define getpvr(pvrid, val)      asm volatile ("mfs\t%0,rpvr" stringify(pvrid) "\n\t" : "=d" (val))
  67
  68 /* Basic PVR mask */
  69 #define MICROBLAZE_PVR0_PVR_FULL_MASK               0x80000000
  70 #define MICROBLAZE_PVR0_USE_BARREL_MASK             0x40000000
  71 #define MICROBLAZE_PVR0_USE_DIV_MASK                0x20000000
  72 #define MICROBLAZE_PVR0_USE_HW_MUL_MASK             0x10000000
  73 #define MICROBLAZE_PVR0_USE_FPU_MASK                0x08000000
  74 #define MICROBLAZE_PVR0_USE_EXCEPTION_MASK          0x04000000
  75 #define MICROBLAZE_PVR0_USE_ICACHE_MASK             0x02000000
  76 #define MICROBLAZE_PVR0_USE_DCACHE_MASK             0x01000000
  77 #define MICROBLAZE_PVR0_USE_MMU_MASK                0x00800000
  78 #define MICROBLAZE_PVR0_USE_BTC_MASK                0x00400000
  79 #define MICROBLAZE_PVR0_ENDIANNESS_MASK             0x00200000
  80 #define MICROBLAZE_PVR0_FAULT_TOLERANT_MASK         0x00100000
  81 #define MICROBLAZE_PVR0_STACK_PROTECTION_MASK       0x00080000
  82 #define MICROBLAZE_PVR0_MICROBLAZE_VERSION_MASK     0x0000FF00
  83 #define MICROBLAZE_PVR0_USER1_MASK                  0x000000FF
  84
  85 /* User 2 PVR mask */
  86 #define MICROBLAZE_PVR1_USER2_MASK                  0xFFFFFFFF
  87
  88 /* Configuration PVR masks */
  89 #define MICROBLAZE_PVR2_D_AXI_MASK                  0x80000000
  90 #define MICROBLAZE_PVR2_D_LMB_MASK                  0x40000000
  91 #define MICROBLAZE_PVR2_D_PLB_MASK                  0x02000000
  92 #define MICROBLAZE_PVR2_I_AXI_MASK                  0x20000000
  93 #define MICROBLAZE_PVR2_I_LMB_MASK                  0x10000000
  94 #define MICROBLAZE_PVR2_I_PLB_MASK                  0x01000000
  95 #define MICROBLAZE_PVR2_INTERRUPT_IS_EDGE_MASK      0x08000000
  96 #define MICROBLAZE_PVR2_EDGE_IS_POSITIVE_MASK       0x04000000
  97 #define MICROBLAZE_PVR2_INTERCONNECT_MASK           0x00800000
  98 #define MICROBLAZE_PVR2_STREAM_INTERCONNECT_MASK    0x00400000
  99 #define MICROBLAZE_PVR2_USE_EXTENDED_FSL_INSTR_MASK 0x00080000
 100 #define MICROBLAZE_PVR2_USE_MSR_INSTR_MASK          0x00020000
 101 #define MICROBLAZE_PVR2_USE_PCMP_INSTR_MASK         0x00010000
 102 #define MICROBLAZE_PVR2_AREA_OPTIMIZED_MASK         0x00008000
 103 #define MICROBLAZE_PVR2_USE_BARREL_MASK             0x00004000
 104 #define MICROBLAZE_PVR2_USE_DIV_MASK                0x00002000
 105 #define MICROBLAZE_PVR2_USE_HW_MUL_MASK             0x00001000
 106 #define MICROBLAZE_PVR2_USE_FPU_MASK                0x00000800
 107 #define MICROBLAZE_PVR2_USE_FPU2_MASK               0x00000200
 108 #define MICROBLAZE_PVR2_USE_MUL64_MASK              0x00000400
 109 #define MICROBLAZE_PVR2_OPCODE_0x0_ILLEGAL_MASK     0x00000040
 110 #define MICROBLAZE_PVR2_UNALIGNED_EXCEPTION_MASK    0x00000020
 111 #define MICROBLAZE_PVR2_ILL_OPCODE_EXCEPTION_MASK   0x00000010
 112 #define MICROBLAZE_PVR2_M_AXI_I_BUS_EXCEPTION_MASK  0x00000008
 113 #define MICROBLAZE_PVR2_M_AXI_D_BUS_EXCEPTION_MASK  0x00000004
 114 #define MICROBLAZE_PVR2_IPLB_BUS_EXCEPTION_MASK     0x00000100
 115 #define MICROBLAZE_PVR2_DPLB_BUS_EXCEPTION_MASK     0x00000080
 116 #define MICROBLAZE_PVR2_DIV_ZERO_EXCEPTION_MASK     0x00000002
 117 #define MICROBLAZE_PVR2_FPU_EXCEPTION_MASK          0x00000001
 118 #define MICROBLAZE_PVR2_FSL_EXCEPTION_MASK          0x00040000
 119
 120 /* Debug and exception PVR masks */
 121 #define MICROBLAZE_PVR3_DEBUG_ENABLED_MASK          0x80000000
 122 #define MICROBLAZE_PVR3_NUMBER_OF_PC_BRK_MASK       0x1E000000
 123 #define MICROBLAZE_PVR3_NUMBER_OF_RD_ADDR_BRK_MASK  0x00380000
 124 #define MICROBLAZE_PVR3_NUMBER_OF_WR_ADDR_BRK_MASK  0x0000E000
 125 #define MICROBLAZE_PVR3_FSL_LINKS_MASK              0x00000380
 126 #define MICROBLAZE_PVR3_BTC_SIZE_MASK               0x00000007
 127
 128 /* ICache config PVR masks */
 129 #define MICROBLAZE_PVR4_USE_ICACHE_MASK              0x80000000
 130 #define MICROBLAZE_PVR4_ICACHE_ADDR_TAG_BITS_MASK    0x7C000000
 131 #define MICROBLAZE_PVR4_ICACHE_ALLOW_WR_MASK         0x01000000
 132 #define MICROBLAZE_PVR4_ICACHE_LINE_LEN_MASK         0x00E00000
 133 #define MICROBLAZE_PVR4_ICACHE_BYTE_SIZE_MASK        0x001F0000
 134 #define MICROBLAZE_PVR4_ICACHE_ALWAYS_USED_MASK      0x00008000
 135 #define MICROBLAZE_PVR4_ICACHE_INTERFACE_MASK        0x00002000
 136 #define MICROBLAZE_PVR4_ICACHE_VICTIMS_MASK          0x00001C00
 137 #define MICROBLAZE_PVR4_ICACHE_STREAMS_MASK          0x00000300
 138 #define MICROBLAZE_PVR4_ICACHE_FORCE_TAG_LUTRAM_MASK 0x00000080
 139 #define MICROBLAZE_PVR4_ICACHE_DATA_WIDTH_MASK       0x00000040
 140
 141 /* DCache config PVR masks */
 142 #define MICROBLAZE_PVR5_USE_DCACHE_MASK              0x80000000
 143 #define MICROBLAZE_PVR5_DCACHE_ADDR_TAG_BITS_MASK    0x7C000000
 144 #define MICROBLAZE_PVR5_DCACHE_ALLOW_WR_MASK         0x01000000
 145 #define MICROBLAZE_PVR5_DCACHE_LINE_LEN_MASK         0x00E00000
 146 #define MICROBLAZE_PVR5_DCACHE_BYTE_SIZE_MASK        0x001F0000
 147 #define MICROBLAZE_PVR5_DCACHE_ALWAYS_USED_MASK      0x00008000
 148 #define MICROBLAZE_PVR5_DCACHE_USE_WRITEBACK_MASK    0x00004000
 149 #define MICROBLAZE_PVR5_DCACHE_INTERFACE_MASK        0x00002000
 150 #define MICROBLAZE_PVR5_DCACHE_VICTIMS_MASK          0x00001C00
 151 #define MICROBLAZE_PVR5_DCACHE_FORCE_TAG_LUTRAM_MASK 0x00000080
 152 #define MICROBLAZE_PVR5_DCACHE_DATA_WIDTH_MASK       0x00000040
 153
 154 /* ICache base address PVR mask */
 155 #define MICROBLAZE_PVR6_ICACHE_BASEADDR_MASK        0xFFFFFFFF
 156
 157 /* ICache high address PVR mask */
 158 #define MICROBLAZE_PVR7_ICACHE_HIGHADDR_MASK        0xFFFFFFFF
 159
 160 /* DCache base address PVR mask */
 161 #define MICROBLAZE_PVR8_DCACHE_BASEADDR_MASK        0xFFFFFFFF
 162
 163 /* DCache high address PVR mask */
 164 #define MICROBLAZE_PVR9_DCACHE_HIGHADDR_MASK        0xFFFFFFFF
 165
 166 /* Target family PVR mask */
 167 #define MICROBLAZE_PVR10_TARGET_FAMILY_MASK         0xFF000000
 168
 169 /* MSR Reset value PVR mask */
 170 #define MICROBLAZE_PVR11_MSR_RESET_VALUE_MASK       0x000007FF
 171
 172 /* MMU value PVR mask */
 173 #define MICROBLAZE_PVR11_MMU_MASK                   0xC0000000
 174 #define MICROBLAZE_PVR11_MMU_ITLB_SIZE_MASK         0x38000000
 175 #define MICROBLAZE_PVR11_MMU_DTLB_SIZE_MASK         0x07000000
 176 #define MICROBLAZE_PVR11_MMU_TLB_ACCESS_MASK        0x00C00000
 177 #define MICROBLAZE_PVR11_MMU_ZONES_MASK             0x003E0000
 178 #define MICROBLAZE_PVR11_MMU_PRIVILEGED_INSTR_MASK  0x00010000
 179
 180 /* PVR access macros */
 181 #define MICROBLAZE_PVR_IS_FULL(_pvr)                 (_pvr.pvr[0] & MICROBLAZE_PVR0_PVR_FULL_MASK)
 182 #define MICROBLAZE_PVR_USE_BARREL(_pvr)              (_pvr.pvr[0] & MICROBLAZE_PVR0_USE_BARREL_MASK)
 183 #define MICROBLAZE_PVR_USE_DIV(_pvr)                 (_pvr.pvr[0] & MICROBLAZE_PVR0_USE_DIV_MASK)
 184 #define MICROBLAZE_PVR_USE_HW_MUL(_pvr)              (_pvr.pvr[0] & MICROBLAZE_PVR0_USE_HW_MUL_MASK)
 185 #define MICROBLAZE_PVR_USE_FPU(_pvr)                 (_pvr.pvr[0] & MICROBLAZE_PVR0_USE_FPU_MASK)
 186 #define MICROBLAZE_PVR_USE_ICACHE(_pvr)              (_pvr.pvr[0] & MICROBLAZE_PVR0_USE_ICACHE_MASK)
 187 #define MICROBLAZE_PVR_USE_DCACHE(_pvr)              (_pvr.pvr[0] & MICROBLAZE_PVR0_USE_DCACHE_MASK)
 188 #define MICROBLAZE_PVR_USE_MMU(_pvr)                 (_pvr.pvr[0] & MICROBLAZE_PVR0_USE_MMU_MASK)
 189 #define MICROBLAZE_PVR_USE_BTC(_pvr)                 (_pvr.pvr[0] & MICROBLAZE_PVR0_USE_BTC_MASK)
 190 #define MICROBLAZE_PVR_ENDIANNESS(_pvr)              (_pvr.pvr[0] & MICROBLAZE_PVR0_ENDIANNESS_MASK)
 191 #define MICROBLAZE_PVR_FAULT_TOLERANT(_pvr)          (_pvr.pvr[0] & MICROBLAZE_PVR0_FAULT_TOLERANT_MASK)
 192 #define MICROBLAZE_PVR_STACK_PROTECTION(_pvr)        (_pvr.pvr[0] & MICROBLAZE_PVR0_STACK_PROTECTION_MASK)
 193 #define MICROBLAZE_PVR_MICROBLAZE_VERSION(_pvr)      ((_pvr.pvr[0] & MICROBLAZE_PVR0_MICROBLAZE_VERSION_MASK) >> 8)
 194 #define MICROBLAZE_PVR_USER1(_pvr)                   (_pvr.pvr[0] & MICROBLAZE_PVR0_USER1_MASK)
 195
 196 #define MICROBLAZE_PVR_USER2(_pvr)                   (_pvr.pvr[1] & MICROBLAZE_PVR1_USER2_MASK)
 197
 198 #define MICROBLAZE_PVR_D_AXI(_pvr)                   (_pvr.pvr[2] & MICROBLAZE_PVR2_D_AXI_MASK)
 199 #define MICROBLAZE_PVR_D_LMB(_pvr)                   (_pvr.pvr[2] & MICROBLAZE_PVR2_D_LMB_MASK)
 200 #define MICROBLAZE_PVR_D_PLB(_pvr)                   (_pvr.pvr[2] & MICROBLAZE_PVR2_D_PLB_MASK)
 201 #define MICROBLAZE_PVR_I_AXI(_pvr)                   (_pvr.pvr[2] & MICROBLAZE_PVR2_I_AXI_MASK)
 202 #define MICROBLAZE_PVR_I_LMB(_pvr)                   (_pvr.pvr[2] & MICROBLAZE_PVR2_I_LMB_MASK)
 203 #define MICROBLAZE_PVR_I_PLB(_pvr)                   (_pvr.pvr[2] & MICROBLAZE_PVR2_I_PLB_MASK)
 204 #define MICROBLAZE_PVR_INTERRUPT_IS_EDGE(_pvr)       (_pvr.pvr[2] & MICROBLAZE_PVR2_INTERRUPT_IS_EDGE_MASK)
 205 #define MICROBLAZE_PVR_EDGE_IS_POSITIVE(_pvr)        (_pvr.pvr[2] & MICROBLAZE_PVR2_EDGE_IS_POSITIVE_MASK)
 206 #define MICROBLAZE_PVR_INTERCONNECT(_pvr)            (_pvr.pvr[2] & MICROBLAZE_PVR2_INTERCONNECT_MASK)
 207 #define MICROBLAZE_PVR_STREAM_INTERCONNECT(_pvr)     (_pvr.pvr[2] & MICROBLAZE_PVR2_STREAM_INTERCONNECT_MASK)
 208 #define MICROBLAZE_PVR_USE_EXTENDED_FSL_INSTR(_pvr)  (_pvr.pvr[2] & MICROBLAZE_PVR2_USE_EXTENDED_FSL_INSTR_MASK)
 209 #define MICROBLAZE_PVR_USE_MSR_INSTR(_pvr)           (_pvr.pvr[2] & MICROBLAZE_PVR2_USE_MSR_INSTR_MASK)
 210 #define MICROBLAZE_PVR_USE_PCMP_INSTR(_pvr)          (_pvr.pvr[2] & MICROBLAZE_PVR2_USE_PCMP_INSTR_MASK)
 211 #define MICROBLAZE_PVR_AREA_OPTIMIZED(_pvr)          (_pvr.pvr[2] & MICROBLAZE_PVR2_AREA_OPTIMIZED_MASK)
 212 #define MICROBLAZE_PVR_USE_MUL64(_pvr)               (_pvr.pvr[2] & MICROBLAZE_PVR2_USE_MUL64_MASK)
 213 #define MICROBLAZE_PVR_OPCODE_0x0_ILLEGAL(_pvr)      (_pvr.pvr[2] & MICROBLAZE_PVR2_OPCODE_0x0_ILLEGAL_MASK)
 214 #define MICROBLAZE_PVR_UNALIGNED_EXCEPTION(_pvr)     (_pvr.pvr[2] & MICROBLAZE_PVR2_UNALIGNED_EXCEPTION_MASK)
 215 #define MICROBLAZE_PVR_ILL_OPCODE_EXCEPTION(_pvr)    (_pvr.pvr[2] & MICROBLAZE_PVR2_ILL_OPCODE_EXCEPTION_MASK)
 216 #define MICROBLAZE_PVR_M_AXI_I_BUS_EXCEPTION(_pvr)   (_pvr.pvr[2] & MICROBLAZE_PVR2_M_AXI_I_BUS_EXCEPTION_MASK)
 217 #define MICROBLAZE_PVR_IPLB_BUS_EXCEPTION(_pvr)      (_pvr.pvr[2] & MICROBLAZE_PVR2_IPLB_BUS_EXCEPTION_MASK)
 218 #define MICROBLAZE_PVR_M_AXI_D_BUS_EXCEPTION(_pvr)   (_pvr.pvr[2] & MICROBLAZE_PVR2_M_AXI_D_BUS_EXCEPTION_MASK)
 219 #define MICROBLAZE_PVR_DPLB_BUS_EXCEPTION(_pvr)      (_pvr.pvr[2] & MICROBLAZE_PVR2_DPLB_BUS_EXCEPTION_MASK)
 220 #define MICROBLAZE_PVR_DIV_ZERO_EXCEPTION(_pvr)      (_pvr.pvr[2] & MICROBLAZE_PVR2_DIV_ZERO_EXCEPTION_MASK)
 221 #define MICROBLAZE_PVR_FPU_EXCEPTION(_pvr)           (_pvr.pvr[2] & MICROBLAZE_PVR2_FPU_EXCEPTION_MASK)
 222 #define MICROBLAZE_PVR_FSL_EXCEPTION(_pvr)           (_pvr.pvr[2] & MICROBLAZE_PVR2_FSL_EXCEPTION_MASK)
 223
 224 #define MICROBLAZE_PVR_DEBUG_ENABLED(_pvr)           (_pvr.pvr[3] & MICROBLAZE_PVR3_DEBUG_ENABLED_MASK)
 225 #define MICROBLAZE_PVR_NUMBER_OF_PC_BRK(_pvr)        ((_pvr.pvr[3] & MICROBLAZE_PVR3_NUMBER_OF_PC_BRK_MASK) >> 25)
 226 #define MICROBLAZE_PVR_NUMBER_OF_RD_ADDR_BRK(_pvr)   ((_pvr.pvr[3] & MICROBLAZE_PVR3_NUMBER_OF_RD_ADDR_BRK_MASK) >> 19)
 227 #define MICROBLAZE_PVR_NUMBER_OF_WR_ADDR_BRK(_pvr)   ((_pvr.pvr[3] & MICROBLAZE_PVR3_NUMBER_OF_WR_ADDR_BRK_MASK) >> 13)
 228 #define MICROBLAZE_PVR_FSL_LINKS(_pvr)               ((_pvr.pvr[3] & MICROBLAZE_PVR3_FSL_LINKS_MASK) >> 7)
 229 #define MICROBLAZE_PVR_BTC_SIZE(_pvr)                (_pvr.pvr[3] & MICROBLAZE_PVR3_BTC_SIZE_MASK)
 230
 231 #define MICROBLAZE_PVR_ICACHE_ADDR_TAG_BITS(_pvr)    ((_pvr.pvr[4] & MICROBLAZE_PVR4_ICACHE_ADDR_TAG_BITS_MASK) >> 26)
 232 #define MICROBLAZE_PVR_ICACHE_ALLOW_WR(_pvr)         (_pvr.pvr[4] & MICROBLAZE_PVR4_ICACHE_ALLOW_WR_MASK)
 233 #define MICROBLAZE_PVR_ICACHE_LINE_LEN(_pvr)         (1 << ((_pvr.pvr[4] & MICROBLAZE_PVR4_ICACHE_LINE_LEN_MASK) >> 21))
 234 #define MICROBLAZE_PVR_ICACHE_BYTE_SIZE(_pvr)        (1 << ((_pvr.pvr[4] & MICROBLAZE_PVR4_ICACHE_BYTE_SIZE_MASK) >> 16))
 235 #define MICROBLAZE_PVR_ICACHE_ALWAYS_USED(_pvr)      (_pvr.pvr[4] & MICROBLAZE_PVR4_ICACHE_ALWAYS_USED_MASK)
 236 #define MICROBLAZE_PVR_ICACHE_INTERFACE(_pvr)        (_pvr.pvr[4] & MICROBLAZE_PVR4_ICACHE_INTERFACE_MASK)
 237 #define MICROBLAZE_PVR_ICACHE_VICTIMS(_pvr)          ((_pvr.pvr[4] & MICROBLAZE_PVR4_ICACHE_VICTIMS_MASK) >> 10)
 238 #define MICROBLAZE_PVR_ICACHE_STREAMS(_pvr)          ((_pvr.pvr[4] & MICROBLAZE_PVR4_ICACHE_STREAMS_MASK) >> 8)
 239 #define MICROBLAZE_PVR_ICACHE_FORCE_TAG_LUTRAM(_pvr) (_pvr.pvr[4] & MICROBLAZE_PVR4_ICACHE_FORCE_TAG_LUTRAM_MASK)
 240 #define MICROBLAZE_PVR_ICACHE_DATA_WIDTH(_pvr)       (_pvr.pvr[4] & MICROBLAZE_PVR4_ICACHE_DATA_WIDTH_MASK)
 241
 242 #define MICROBLAZE_PVR_DCACHE_ADDR_TAG_BITS(_pvr)    ((_pvr.pvr[5] & MICROBLAZE_PVR5_DCACHE_ADDR_TAG_BITS_MASK) >> 26)
 243 #define MICROBLAZE_PVR_DCACHE_ALLOW_WR(_pvr)         (_pvr.pvr[5] & MICROBLAZE_PVR5_DCACHE_ALLOW_WR_MASK)
 244 #define MICROBLAZE_PVR_DCACHE_LINE_LEN(_pvr)         (1 << ((_pvr.pvr[5] & MICROBLAZE_PVR5_DCACHE_LINE_LEN_MASK) >> 21))
 245 #define MICROBLAZE_PVR_DCACHE_BYTE_SIZE(_pvr)        (1 << ((_pvr.pvr[5] & MICROBLAZE_PVR5_DCACHE_BYTE_SIZE_MASK) >> 16))
 246 #define MICROBLAZE_PVR_DCACHE_ALWAYS_USED(_pvr)      (_pvr.pvr[5] & MICROBLAZE_PVR5_DCACHE_ALWAYS_USED_MASK)
 247 #define MICROBLAZE_PVR_DCACHE_USE_WRITEBACK(_pvr)    (_pvr.pvr[5] & MICROBLAZE_PVR5_DCACHE_USE_WRITEBACK_MASK)
 248 #define MICROBLAZE_PVR_DCACHE_INTERFACE(_pvr)        (_pvr.pvr[5] & MICROBLAZE_PVR5_DCACHE_INTERFACE_MASK)
 249 #define MICROBLAZE_PVR_DCACHE_VICTIMS(_pvr)          ((_pvr.pvr[5] & MICROBLAZE_PVR5_DCACHE_VICTIMS_MASK) >> 10)
 250 #define MICROBLAZE_PVR_DCACHE_FORCE_TAG_LUTRAM(_pvr) (_pvr.pvr[5] & MICROBLAZE_PVR5_DCACHE_FORCE_TAG_LUTRAM_MASK)
 251 #define MICROBLAZE_PVR_DCACHE_DATA_WIDTH(_pvr)       (_pvr.pvr[5] & MICROBLAZE_PVR5_DCACHE_DATA_WIDTH_MASK)
 252
 253 #define MICROBLAZE_PVR_ICACHE_BASEADDR(_pvr)         (_pvr.pvr[6] & MICROBLAZE_PVR6_ICACHE_BASEADDR_MASK)
 254 #define MICROBLAZE_PVR_ICACHE_HIGHADDR(_pvr)         (_pvr.pvr[7] & MICROBLAZE_PVR7_ICACHE_HIGHADDR_MASK)
 255
 256 #define MICROBLAZE_PVR_DCACHE_BASEADDR(_pvr)         (_pvr.pvr[8] & MICROBLAZE_PVR8_DCACHE_BASEADDR_MASK)
 257 #define MICROBLAZE_PVR_DCACHE_HIGHADDR(_pvr)         (_pvr.pvr[9] & MICROBLAZE_PVR9_DCACHE_HIGHADDR_MASK)
 258
 259 #define MICROBLAZE_PVR_TARGET_FAMILY(_pvr)           ((_pvr.pvr[10] & MICROBLAZE_PVR10_TARGET_FAMILY_MASK) >> 24)
 260
 261 #define MICROBLAZE_PVR_MSR_RESET_VALUE(_pvr)         (_pvr.pvr[11] & MICROBLAZE_PVR11_MSR_RESET_VALUE_MASK)
 262
 263 #define MICROBLAZE_PVR_MMU_TYPE(_pvr)                ((_pvr.pvr[11] & MICROBLAZE_PVR11_MMU_MASK) >> 30)
 264 #define MICROBLAZE_PVR_MMU_ITLB_SIZE(_pvr)           ((_pvr.pvr[11] & MICROBLAZE_PVR11_MMU_ITLB_SIZE_MASK) >> 27)
 265 #define MICROBLAZE_PVR_MMU_DTLB_SIZE(_pvr)           ((_pvr.pvr[11] & MICROBLAZE_PVR11_MMU_DTLB_SIZE_MASK) >> 24)
 266 #define MICROBLAZE_PVR_MMU_TLB_ACCESS(_pvr)          ((_pvr.pvr[11] & MICROBLAZE_PVR11_MMU_TLB_ACCESS_MASK) >> 22)
 267 #define MICROBLAZE_PVR_MMU_ZONES(_pvr)               ((_pvr.pvr[11] & MICROBLAZE_PVR11_MMU_ZONES_MASK) >> 17)
 268 #define MICROBLAZE_PVR_MMU_PRIVILEGED_INSTR(_pvr)    ((_pvr.pvr[11] & MICROBLAZE_PVR11_MMU_PRIVILEGED_INSTR_MASK) >> 16)
 269
 270 /* Protos */
 271 int microblaze_get_pvr (pvr_t *pvr);
 272
 273 #ifdef __cplusplus
 274 }
 275 #endif
 276 #endif /* _PVR_H */