git.sur5r.net Git - u-boot/blob - arch/arm/cpu/arm1136/cpu.c

   1 /*
   2  * (C) Copyright 2004 Texas Insturments
   3  *
   4  * (C) Copyright 2002
   5  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   6  * Marius Groeger <mgroeger@sysgo.de>
   7  *
   8  * (C) Copyright 2002
   9  * Gary Jennejohn, DENX Software Engineering, <garyj@denx.de>
  10  *
  11  * See file CREDITS for list of people who contributed to this
  12  * project.
  13  *
  14  * This program is free software; you can redistribute it and/or
  15  * modify it under the terms of the GNU General Public License as
  16  * published by the Free Software Foundation; either version 2 of
  17  * the License, or (at your option) any later version.
  18  *
  19  * This program is distributed in the hope that it will be useful,
  20  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  21  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  22  * GNU General Public License for more details.
  23  *
  24  * You should have received a copy of the GNU General Public License
  25  * along with this program; if not, write to the Free Software
  26  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  27  * MA 02111-1307 USA
  28  */
  29
  30 /*
  31  * CPU specific code
  32  */
  33
  34 #include <common.h>
  35 #include <command.h>
  36 #include <asm/system.h>
  37
  38 static void cache_flush(void);
  39
  40 int cleanup_before_linux (void)
  41 {
  42         /*
  43          * this function is called just before we call linux
  44          * it prepares the processor for linux
  45          *
  46          * we turn off caches etc ...
  47          */
  48
  49         disable_interrupts ();
  50
  51 #ifdef CONFIG_LCD
  52         {
  53                 extern void lcd_disable(void);
  54                 extern void lcd_panel_disable(void);
  55
  56                 lcd_disable(); /* proper disable of lcd & panel */
  57                 lcd_panel_disable();
  58         }
  59 #endif
  60
  61         /* turn off I/D-cache */
  62         icache_disable();
  63         dcache_disable();
  64         /* flush I/D-cache */
  65         cache_flush();
  66
  67         return 0;
  68 }
  69
  70 static void cache_flush(void)
  71 {
  72         unsigned long i = 0;
  73
  74         asm ("mcr p15, 0, %0, c7, c10, 0": :"r" (i)); /* clean entire data cache */
  75         asm ("mcr p15, 0, %0, c7, c7, 0": :"r" (i));  /* invalidate both caches and flush btb */
  76         asm ("mcr p15, 0, %0, c7, c10, 4": :"r" (i)); /* mem barrier to sync things */
  77 }
  78
  79 #ifndef CONFIG_SYS_DCACHE_OFF
  80
  81 #ifndef CONFIG_SYS_CACHELINE_SIZE
  82 #define CONFIG_SYS_CACHELINE_SIZE       32
  83 #endif
  84
  85 void invalidate_dcache_all(void)
  86 {
  87         asm ("mcr p15, 0, %0, c7, c6, 0" : : "r" (0));
  88 }
  89
  90 void flush_dcache_all(void)
  91 {
  92         asm ("mcr p15, 0, %0, c7, c10, 0" : : "r" (0));
  93         asm ("mcr p15, 0, %0, c7, c10, 4" : : "r" (0));
  94 }
  95
  96 static inline int bad_cache_range(unsigned long start, unsigned long stop)
  97 {
  98         int ok = 1;
  99
 100         if (start & (CONFIG_SYS_CACHELINE_SIZE - 1))
 101                 ok = 0;
 102
 103         if (stop & (CONFIG_SYS_CACHELINE_SIZE - 1))
 104                 ok = 0;
 105
 106         if (!ok)
 107                 debug("CACHE: Misaligned operation at range [%08lx, %08lx]\n",
 108                         start, stop);
 109
 110         return ok;
 111 }
 112
 113 void invalidate_dcache_range(unsigned long start, unsigned long stop)
 114 {
 115         if (bad_cache_range(start, stop))
 116                 return;
 117
 118         while (start < stop) {
 119                 asm ("mcr p15, 0, %0, c7, c6, 1" : : "r" (start));
 120                 start += CONFIG_SYS_CACHELINE_SIZE;
 121         }
 122 }
 123
 124 void flush_dcache_range(unsigned long start, unsigned long stop)
 125 {
 126         if (bad_cache_range(start, stop))
 127                 return;
 128
 129         while (start < stop) {
 130                 asm ("mcr p15, 0, %0, c7, c14, 1" : : "r" (start));
 131                 start += CONFIG_SYS_CACHELINE_SIZE;
 132         }
 133
 134         asm ("mcr p15, 0, %0, c7, c10, 4" : : "r" (0));
 135 }
 136
 137 void flush_cache(unsigned long start, unsigned long size)
 138 {
 139         flush_dcache_range(start, start + size);
 140 }
 141
 142 void enable_caches(void)
 143 {
 144 #ifndef CONFIG_SYS_ICACHE_OFF
 145         icache_enable();
 146 #endif
 147 #ifndef CONFIG_SYS_DCACHE_OFF
 148         dcache_enable();
 149 #endif
 150 }
 151
 152 #else /* #ifndef CONFIG_SYS_DCACHE_OFF */
 153 void invalidate_dcache_all(void)
 154 {
 155 }
 156
 157 void flush_dcache_all(void)
 158 {
 159 }
 160
 161 void invalidate_dcache_range(unsigned long start, unsigned long stop)
 162 {
 163 }
 164
 165 void flush_dcache_range(unsigned long start, unsigned long stop)
 166 {
 167 }
 168
 169 void flush_cache(unsigned long start, unsigned long size)
 170 {
 171 }
 172 #endif /* #ifndef CONFIG_SYS_DCACHE_OFF */