git.sur5r.net Git - u-boot/blob - arch/arm/cpu/armv7/cache_v7.c

   1 /*
   2  * (C) Copyright 2010
   3  * Texas Instruments, <www.ti.com>
   4  * Aneesh V <aneesh@ti.com>
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24 #include <linux/types.h>
  25 #include <common.h>
  26 #include <asm/armv7.h>
  27 #include <asm/utils.h>
  28
  29 #define ARMV7_DCACHE_INVAL_ALL          1
  30 #define ARMV7_DCACHE_CLEAN_INVAL_ALL    2
  31 #define ARMV7_DCACHE_INVAL_RANGE        3
  32 #define ARMV7_DCACHE_CLEAN_INVAL_RANGE  4
  33
  34 #ifndef CONFIG_SYS_DCACHE_OFF
  35 /*
  36  * Write the level and type you want to Cache Size Selection Register(CSSELR)
  37  * to get size details from Current Cache Size ID Register(CCSIDR)
  38  */
  39 static void set_csselr(u32 level, u32 type)
  40 {       u32 csselr = level << 1 | type;
  41
  42         /* Write to Cache Size Selection Register(CSSELR) */
  43         asm volatile ("mcr p15, 2, %0, c0, c0, 0" : : "r" (csselr));
  44 }
  45
  46 static u32 get_ccsidr(void)
  47 {
  48         u32 ccsidr;
  49
  50         /* Read current CP15 Cache Size ID Register */
  51         asm volatile ("mrc p15, 1, %0, c0, c0, 0" : "=r" (ccsidr));
  52         return ccsidr;
  53 }
  54
  55 static u32 get_clidr(void)
  56 {
  57         u32 clidr;
  58
  59         /* Read current CP15 Cache Level ID Register */
  60         asm volatile ("mrc p15,1,%0,c0,c0,1" : "=r" (clidr));
  61         return clidr;
  62 }
  63
  64 static void v7_inval_dcache_level_setway(u32 level, u32 num_sets,
  65                                          u32 num_ways, u32 way_shift,
  66                                          u32 log2_line_len)
  67 {
  68         int way, set, setway;
  69
  70         /*
  71          * For optimal assembly code:
  72          *      a. count down
  73          *      b. have bigger loop inside
  74          */
  75         for (way = num_ways - 1; way >= 0 ; way--) {
  76                 for (set = num_sets - 1; set >= 0; set--) {
  77                         setway = (level << 1) | (set << log2_line_len) |
  78                                  (way << way_shift);
  79                         /* Invalidate data/unified cache line by set/way */
  80                         asm volatile (" mcr p15, 0, %0, c7, c6, 2"
  81                                         : : "r" (setway));
  82                 }
  83         }
  84         /* DMB to make sure the operation is complete */
  85         CP15DMB;
  86 }
  87
  88 static void v7_clean_inval_dcache_level_setway(u32 level, u32 num_sets,
  89                                                u32 num_ways, u32 way_shift,
  90                                                u32 log2_line_len)
  91 {
  92         int way, set, setway;
  93
  94         /*
  95          * For optimal assembly code:
  96          *      a. count down
  97          *      b. have bigger loop inside
  98          */
  99         for (way = num_ways - 1; way >= 0 ; way--) {
 100                 for (set = num_sets - 1; set >= 0; set--) {
 101                         setway = (level << 1) | (set << log2_line_len) |
 102                                  (way << way_shift);
 103                         /*
 104                          * Clean & Invalidate data/unified
 105                          * cache line by set/way
 106                          */
 107                         asm volatile (" mcr p15, 0, %0, c7, c14, 2"
 108                                         : : "r" (setway));
 109                 }
 110         }
 111         /* DMB to make sure the operation is complete */
 112         CP15DMB;
 113 }
 114
 115 static void v7_maint_dcache_level_setway(u32 level, u32 operation)
 116 {
 117         u32 ccsidr;
 118         u32 num_sets, num_ways, log2_line_len, log2_num_ways;
 119         u32 way_shift;
 120
 121         set_csselr(level, ARMV7_CSSELR_IND_DATA_UNIFIED);
 122
 123         ccsidr = get_ccsidr();
 124
 125         log2_line_len = ((ccsidr & CCSIDR_LINE_SIZE_MASK) >>
 126                                 CCSIDR_LINE_SIZE_OFFSET) + 2;
 127         /* Converting from words to bytes */
 128         log2_line_len += 2;
 129
 130         num_ways  = ((ccsidr & CCSIDR_ASSOCIATIVITY_MASK) >>
 131                         CCSIDR_ASSOCIATIVITY_OFFSET) + 1;
 132         num_sets  = ((ccsidr & CCSIDR_NUM_SETS_MASK) >>
 133                         CCSIDR_NUM_SETS_OFFSET) + 1;
 134         /*
 135          * According to ARMv7 ARM number of sets and number of ways need
 136          * not be a power of 2
 137          */
 138         log2_num_ways = log_2_n_round_up(num_ways);
 139
 140         way_shift = (32 - log2_num_ways);
 141         if (operation == ARMV7_DCACHE_INVAL_ALL) {
 142                 v7_inval_dcache_level_setway(level, num_sets, num_ways,
 143                                       way_shift, log2_line_len);
 144         } else if (operation == ARMV7_DCACHE_CLEAN_INVAL_ALL) {
 145                 v7_clean_inval_dcache_level_setway(level, num_sets, num_ways,
 146                                                    way_shift, log2_line_len);
 147         }
 148 }
 149
 150 static void v7_maint_dcache_all(u32 operation)
 151 {
 152         u32 level, cache_type, level_start_bit = 0;
 153
 154         u32 clidr = get_clidr();
 155
 156         for (level = 0; level < 7; level++) {
 157                 cache_type = (clidr >> level_start_bit) & 0x7;
 158                 if ((cache_type == ARMV7_CLIDR_CTYPE_DATA_ONLY) ||
 159                     (cache_type == ARMV7_CLIDR_CTYPE_INSTRUCTION_DATA) ||
 160                     (cache_type == ARMV7_CLIDR_CTYPE_UNIFIED))
 161                         v7_maint_dcache_level_setway(level, operation);
 162                 level_start_bit += 3;
 163         }
 164 }
 165
 166 static void v7_dcache_clean_inval_range(u32 start,
 167                                         u32 stop, u32 line_len)
 168 {
 169         u32 mva;
 170
 171         /* Align start to cache line boundary */
 172         start &= ~(line_len - 1);
 173         for (mva = start; mva < stop; mva = mva + line_len) {
 174                 /* DCCIMVAC - Clean & Invalidate data cache by MVA to PoC */
 175                 asm volatile ("mcr p15, 0, %0, c7, c14, 1" : : "r" (mva));
 176         }
 177 }
 178
 179 static void v7_dcache_inval_range(u32 start, u32 stop, u32 line_len)
 180 {
 181         u32 mva;
 182
 183         /*
 184          * If start address is not aligned to cache-line flush the first
 185          * line to prevent affecting somebody else's buffer
 186          */
 187         if (start & (line_len - 1)) {
 188                 v7_dcache_clean_inval_range(start, start + 1, line_len);
 189                 /* move to next cache line */
 190                 start = (start + line_len - 1) & ~(line_len - 1);
 191         }
 192
 193         /*
 194          * If stop address is not aligned to cache-line flush the last
 195          * line to prevent affecting somebody else's buffer
 196          */
 197         if (stop & (line_len - 1)) {
 198                 v7_dcache_clean_inval_range(stop, stop + 1, line_len);
 199                 /* align to the beginning of this cache line */
 200                 stop &= ~(line_len - 1);
 201         }
 202
 203         for (mva = start; mva < stop; mva = mva + line_len) {
 204                 /* DCIMVAC - Invalidate data cache by MVA to PoC */
 205                 asm volatile ("mcr p15, 0, %0, c7, c6, 1" : : "r" (mva));
 206         }
 207 }
 208
 209 static void v7_dcache_maint_range(u32 start, u32 stop, u32 range_op)
 210 {
 211         u32 line_len, ccsidr;
 212
 213         ccsidr = get_ccsidr();
 214         line_len = ((ccsidr & CCSIDR_LINE_SIZE_MASK) >>
 215                         CCSIDR_LINE_SIZE_OFFSET) + 2;
 216         /* Converting from words to bytes */
 217         line_len += 2;
 218         /* converting from log2(linelen) to linelen */
 219         line_len = 1 << line_len;
 220
 221         switch (range_op) {
 222         case ARMV7_DCACHE_CLEAN_INVAL_RANGE:
 223                 v7_dcache_clean_inval_range(start, stop, line_len);
 224                 break;
 225         case ARMV7_DCACHE_INVAL_RANGE:
 226                 v7_dcache_inval_range(start, stop, line_len);
 227                 break;
 228         }
 229
 230         /* DMB to make sure the operation is complete */
 231         CP15DMB;
 232 }
 233
 234 /* Invalidate TLB */
 235 static void v7_inval_tlb(void)
 236 {
 237         /* Invalidate entire unified TLB */
 238         asm volatile ("mcr p15, 0, %0, c8, c7, 0" : : "r" (0));
 239         /* Invalidate entire data TLB */
 240         asm volatile ("mcr p15, 0, %0, c8, c6, 0" : : "r" (0));
 241         /* Invalidate entire instruction TLB */
 242         asm volatile ("mcr p15, 0, %0, c8, c5, 0" : : "r" (0));
 243         /* Full system DSB - make sure that the invalidation is complete */
 244         CP15DSB;
 245         /* Full system ISB - make sure the instruction stream sees it */
 246         CP15ISB;
 247 }
 248
 249 void invalidate_dcache_all(void)
 250 {
 251         v7_maint_dcache_all(ARMV7_DCACHE_INVAL_ALL);
 252
 253         v7_outer_cache_inval_all();
 254 }
 255
 256 /*
 257  * Performs a clean & invalidation of the entire data cache
 258  * at all levels
 259  */
 260 void flush_dcache_all(void)
 261 {
 262         v7_maint_dcache_all(ARMV7_DCACHE_CLEAN_INVAL_ALL);
 263
 264         v7_outer_cache_flush_all();
 265 }
 266
 267 /*
 268  * Invalidates range in all levels of D-cache/unified cache used:
 269  * Affects the range [start, stop - 1]
 270  */
 271 void invalidate_dcache_range(unsigned long start, unsigned long stop)
 272 {
 273
 274         v7_dcache_maint_range(start, stop, ARMV7_DCACHE_INVAL_RANGE);
 275
 276         v7_outer_cache_inval_range(start, stop);
 277 }
 278
 279 /*
 280  * Flush range(clean & invalidate) from all levels of D-cache/unified
 281  * cache used:
 282  * Affects the range [start, stop - 1]
 283  */
 284 void flush_dcache_range(unsigned long start, unsigned long stop)
 285 {
 286         v7_dcache_maint_range(start, stop, ARMV7_DCACHE_CLEAN_INVAL_RANGE);
 287
 288         v7_outer_cache_flush_range(start, stop);
 289 }
 290
 291 void arm_init_before_mmu(void)
 292 {
 293         v7_outer_cache_enable();
 294         invalidate_dcache_all();
 295         v7_inval_tlb();
 296 }
 297
 298 /*
 299  * Flush range from all levels of d-cache/unified-cache used:
 300  * Affects the range [start, start + size - 1]
 301  */
 302 void  flush_cache(unsigned long start, unsigned long size)
 303 {
 304         flush_dcache_range(start, start + size);
 305 }
 306 #else /* #ifndef CONFIG_SYS_DCACHE_OFF */
 307 void invalidate_dcache_all(void)
 308 {
 309 }
 310
 311 void flush_dcache_all(void)
 312 {
 313 }
 314
 315 void invalidate_dcache_range(unsigned long start, unsigned long stop)
 316 {
 317 }
 318
 319 void flush_dcache_range(unsigned long start, unsigned long stop)
 320 {
 321 }
 322
 323 void arm_init_before_mmu(void)
 324 {
 325 }
 326
 327 void  flush_cache(unsigned long start, unsigned long size)
 328 {
 329 }
 330 #endif /* #ifndef CONFIG_SYS_DCACHE_OFF */
 331
 332 #ifndef CONFIG_SYS_ICACHE_OFF
 333 /* Invalidate entire I-cache and branch predictor array */
 334 void invalidate_icache_all(void)
 335 {
 336         /*
 337          * Invalidate all instruction caches to PoU.
 338          * Also flushes branch target cache.
 339          */
 340         asm volatile ("mcr p15, 0, %0, c7, c5, 0" : : "r" (0));
 341
 342         /* Invalidate entire branch predictor array */
 343         asm volatile ("mcr p15, 0, %0, c7, c5, 6" : : "r" (0));
 344
 345         /* Full system DSB - make sure that the invalidation is complete */
 346         CP15DSB;
 347
 348         /* ISB - make sure the instruction stream sees it */
 349         CP15ISB;
 350 }
 351 #else
 352 void invalidate_icache_all(void)
 353 {
 354 }
 355 #endif
 356
 357 /*
 358  * Stub implementations for outer cache operations
 359  */
 360 void __v7_outer_cache_enable(void)
 361 {
 362 }
 363 void v7_outer_cache_enable(void)
 364         __attribute__((weak, alias("__v7_outer_cache_enable")));
 365
 366 void __v7_outer_cache_disable(void)
 367 {
 368 }
 369 void v7_outer_cache_disable(void)
 370         __attribute__((weak, alias("__v7_outer_cache_disable")));
 371
 372 void __v7_outer_cache_flush_all(void)
 373 {
 374 }
 375 void v7_outer_cache_flush_all(void)
 376         __attribute__((weak, alias("__v7_outer_cache_flush_all")));
 377
 378 void __v7_outer_cache_inval_all(void)
 379 {
 380 }
 381 void v7_outer_cache_inval_all(void)
 382         __attribute__((weak, alias("__v7_outer_cache_inval_all")));
 383
 384 void __v7_outer_cache_flush_range(u32 start, u32 end)
 385 {
 386 }
 387 void v7_outer_cache_flush_range(u32 start, u32 end)
 388         __attribute__((weak, alias("__v7_outer_cache_flush_range")));
 389
 390 void __v7_outer_cache_inval_range(u32 start, u32 end)
 391 {
 392 }
 393 void v7_outer_cache_inval_range(u32 start, u32 end)
 394         __attribute__((weak, alias("__v7_outer_cache_inval_range")));