2 * Copyright (c) 2012 Samsung Electronics.
3 * Abhilash Kesavan <a.kesavan@samsung.com>
5 * SPDX-License-Identifier: GPL-2.0+
11 #include <asm/arch/pinmux.h>
12 #include <asm/arch/sromc.h>
14 static void exynos5_uart_config(int peripheral)
20 start = EXYNOS5_GPIO_A00;
24 start = EXYNOS5_GPIO_D00;
28 start = EXYNOS5_GPIO_A10;
32 start = EXYNOS5_GPIO_A14;
36 debug("%s: invalid peripheral %d", __func__, peripheral);
39 for (i = start; i < start + count; i++) {
40 gpio_set_pull(i, S5P_GPIO_PULL_NONE);
41 gpio_cfg_pin(i, S5P_GPIO_FUNC(0x2));
45 static void exynos5420_uart_config(int peripheral)
51 start = EXYNOS5420_GPIO_A00;
55 start = EXYNOS5420_GPIO_A04;
59 start = EXYNOS5420_GPIO_A10;
63 start = EXYNOS5420_GPIO_A14;
67 debug("%s: invalid peripheral %d", __func__, peripheral);
71 for (i = start; i < start + count; i++) {
72 gpio_set_pull(i, S5P_GPIO_PULL_NONE);
73 gpio_cfg_pin(i, S5P_GPIO_FUNC(0x2));
77 static int exynos5_mmc_config(int peripheral, int flags)
79 int i, start, start_ext, gpio_func = 0;
82 case PERIPH_ID_SDMMC0:
83 start = EXYNOS5_GPIO_C00;
84 start_ext = EXYNOS5_GPIO_C10;
85 gpio_func = S5P_GPIO_FUNC(0x2);
87 case PERIPH_ID_SDMMC1:
88 start = EXYNOS5_GPIO_C20;
91 case PERIPH_ID_SDMMC2:
92 start = EXYNOS5_GPIO_C30;
93 start_ext = EXYNOS5_GPIO_C43;
94 gpio_func = S5P_GPIO_FUNC(0x3);
96 case PERIPH_ID_SDMMC3:
97 start = EXYNOS5_GPIO_C40;
101 debug("%s: invalid peripheral %d", __func__, peripheral);
104 if ((flags & PINMUX_FLAG_8BIT_MODE) && !start_ext) {
105 debug("SDMMC device %d does not support 8bit mode",
109 if (flags & PINMUX_FLAG_8BIT_MODE) {
110 for (i = start_ext; i <= (start_ext + 3); i++) {
111 gpio_cfg_pin(i, gpio_func);
112 gpio_set_pull(i, S5P_GPIO_PULL_UP);
113 gpio_set_drv(i, S5P_GPIO_DRV_4X);
116 for (i = start; i < (start + 2); i++) {
117 gpio_cfg_pin(i, S5P_GPIO_FUNC(0x2));
118 gpio_set_pull(i, S5P_GPIO_PULL_NONE);
119 gpio_set_drv(i, S5P_GPIO_DRV_4X);
121 for (i = (start + 3); i <= (start + 6); i++) {
122 gpio_cfg_pin(i, S5P_GPIO_FUNC(0x2));
123 gpio_set_pull(i, S5P_GPIO_PULL_UP);
124 gpio_set_drv(i, S5P_GPIO_DRV_4X);
130 static int exynos5420_mmc_config(int peripheral, int flags)
132 int i, start = 0, start_ext = 0;
134 switch (peripheral) {
135 case PERIPH_ID_SDMMC0:
136 start = EXYNOS5420_GPIO_C00;
137 start_ext = EXYNOS5420_GPIO_C30;
139 case PERIPH_ID_SDMMC1:
140 start = EXYNOS5420_GPIO_C10;
141 start_ext = EXYNOS5420_GPIO_D14;
143 case PERIPH_ID_SDMMC2:
144 start = EXYNOS5420_GPIO_C20;
149 debug("%s: invalid peripheral %d", __func__, peripheral);
153 if ((flags & PINMUX_FLAG_8BIT_MODE) && !start_ext) {
154 debug("SDMMC device %d does not support 8bit mode",
159 if (flags & PINMUX_FLAG_8BIT_MODE) {
160 for (i = start_ext; i <= (start_ext + 3); i++) {
161 gpio_cfg_pin(i, S5P_GPIO_FUNC(0x2));
162 gpio_set_pull(i, S5P_GPIO_PULL_UP);
163 gpio_set_drv(i, S5P_GPIO_DRV_4X);
167 for (i = start; i < (start + 3); i++) {
169 * MMC0 is intended to be used for eMMC. The
170 * card detect pin is used as a VDDEN signal to
171 * power on the eMMC. The 5420 iROM makes
172 * this same assumption.
174 if ((peripheral == PERIPH_ID_SDMMC0) && (i == (start + 2))) {
175 #ifndef CONFIG_SPL_BUILD
176 gpio_request(i, "sdmmc0_vdden");
178 gpio_set_value(i, 1);
179 gpio_cfg_pin(i, S5P_GPIO_OUTPUT);
181 gpio_cfg_pin(i, S5P_GPIO_FUNC(0x2));
183 gpio_set_pull(i, S5P_GPIO_PULL_NONE);
184 gpio_set_drv(i, S5P_GPIO_DRV_4X);
187 for (i = (start + 3); i <= (start + 6); i++) {
188 gpio_cfg_pin(i, S5P_GPIO_FUNC(0x2));
189 gpio_set_pull(i, S5P_GPIO_PULL_UP);
190 gpio_set_drv(i, S5P_GPIO_DRV_4X);
196 static void exynos5_sromc_config(int flags)
203 * GPY0[0] SROM_CSn[0]
204 * GPY0[1] SROM_CSn[1](2)
205 * GPY0[2] SROM_CSn[2]
206 * GPY0[3] SROM_CSn[3]
210 * GPY1[0] EBI_BEn[0](2)
211 * GPY1[1] EBI_BEn[1](2)
212 * GPY1[2] SROM_WAIT(2)
213 * GPY1[3] EBI_DATA_RDn(2)
215 gpio_cfg_pin(EXYNOS5_GPIO_Y00 + (flags & PINMUX_FLAG_BANK),
217 gpio_cfg_pin(EXYNOS5_GPIO_Y04, S5P_GPIO_FUNC(2));
218 gpio_cfg_pin(EXYNOS5_GPIO_Y05, S5P_GPIO_FUNC(2));
220 for (i = 0; i < 4; i++)
221 gpio_cfg_pin(EXYNOS5_GPIO_Y10 + i, S5P_GPIO_FUNC(2));
224 * EBI: 8 Addrss Lines
226 * GPY3[0] EBI_ADDR[0](2)
227 * GPY3[1] EBI_ADDR[1](2)
228 * GPY3[2] EBI_ADDR[2](2)
229 * GPY3[3] EBI_ADDR[3](2)
230 * GPY3[4] EBI_ADDR[4](2)
231 * GPY3[5] EBI_ADDR[5](2)
232 * GPY3[6] EBI_ADDR[6](2)
233 * GPY3[7] EBI_ADDR[7](2)
237 * GPY5[0] EBI_DATA[0](2)
238 * GPY5[1] EBI_DATA[1](2)
239 * GPY5[2] EBI_DATA[2](2)
240 * GPY5[3] EBI_DATA[3](2)
241 * GPY5[4] EBI_DATA[4](2)
242 * GPY5[5] EBI_DATA[5](2)
243 * GPY5[6] EBI_DATA[6](2)
244 * GPY5[7] EBI_DATA[7](2)
246 * GPY6[0] EBI_DATA[8](2)
247 * GPY6[1] EBI_DATA[9](2)
248 * GPY6[2] EBI_DATA[10](2)
249 * GPY6[3] EBI_DATA[11](2)
250 * GPY6[4] EBI_DATA[12](2)
251 * GPY6[5] EBI_DATA[13](2)
252 * GPY6[6] EBI_DATA[14](2)
253 * GPY6[7] EBI_DATA[15](2)
255 for (i = 0; i < 8; i++) {
256 gpio_cfg_pin(EXYNOS5_GPIO_Y30 + i, S5P_GPIO_FUNC(2));
257 gpio_set_pull(EXYNOS5_GPIO_Y30 + i, S5P_GPIO_PULL_UP);
259 gpio_cfg_pin(EXYNOS5_GPIO_Y50 + i, S5P_GPIO_FUNC(2));
260 gpio_set_pull(EXYNOS5_GPIO_Y50 + i, S5P_GPIO_PULL_UP);
262 gpio_cfg_pin(EXYNOS5_GPIO_Y60 + i, S5P_GPIO_FUNC(2));
263 gpio_set_pull(EXYNOS5_GPIO_Y60 + i, S5P_GPIO_PULL_UP);
267 static void exynos5_i2c_config(int peripheral, int flags)
269 switch (peripheral) {
271 gpio_cfg_pin(EXYNOS5_GPIO_B30, S5P_GPIO_FUNC(0x2));
272 gpio_cfg_pin(EXYNOS5_GPIO_B31, S5P_GPIO_FUNC(0x2));
275 gpio_cfg_pin(EXYNOS5_GPIO_B32, S5P_GPIO_FUNC(0x2));
276 gpio_cfg_pin(EXYNOS5_GPIO_B33, S5P_GPIO_FUNC(0x2));
279 gpio_cfg_pin(EXYNOS5_GPIO_A06, S5P_GPIO_FUNC(0x3));
280 gpio_cfg_pin(EXYNOS5_GPIO_A07, S5P_GPIO_FUNC(0x3));
283 gpio_cfg_pin(EXYNOS5_GPIO_A12, S5P_GPIO_FUNC(0x3));
284 gpio_cfg_pin(EXYNOS5_GPIO_A13, S5P_GPIO_FUNC(0x3));
287 gpio_cfg_pin(EXYNOS5_GPIO_A20, S5P_GPIO_FUNC(0x3));
288 gpio_cfg_pin(EXYNOS5_GPIO_A21, S5P_GPIO_FUNC(0x3));
291 gpio_cfg_pin(EXYNOS5_GPIO_A22, S5P_GPIO_FUNC(0x3));
292 gpio_cfg_pin(EXYNOS5_GPIO_A23, S5P_GPIO_FUNC(0x3));
295 gpio_cfg_pin(EXYNOS5_GPIO_B13, S5P_GPIO_FUNC(0x4));
296 gpio_cfg_pin(EXYNOS5_GPIO_B14, S5P_GPIO_FUNC(0x4));
299 gpio_cfg_pin(EXYNOS5_GPIO_B22, S5P_GPIO_FUNC(0x3));
300 gpio_cfg_pin(EXYNOS5_GPIO_B23, S5P_GPIO_FUNC(0x3));
305 static void exynos5420_i2c_config(int peripheral)
307 switch (peripheral) {
309 gpio_cfg_pin(EXYNOS5420_GPIO_B30, S5P_GPIO_FUNC(0x2));
310 gpio_cfg_pin(EXYNOS5420_GPIO_B31, S5P_GPIO_FUNC(0x2));
313 gpio_cfg_pin(EXYNOS5420_GPIO_B32, S5P_GPIO_FUNC(0x2));
314 gpio_cfg_pin(EXYNOS5420_GPIO_B33, S5P_GPIO_FUNC(0x2));
317 gpio_cfg_pin(EXYNOS5420_GPIO_A06, S5P_GPIO_FUNC(0x3));
318 gpio_cfg_pin(EXYNOS5420_GPIO_A07, S5P_GPIO_FUNC(0x3));
321 gpio_cfg_pin(EXYNOS5420_GPIO_A12, S5P_GPIO_FUNC(0x3));
322 gpio_cfg_pin(EXYNOS5420_GPIO_A13, S5P_GPIO_FUNC(0x3));
325 gpio_cfg_pin(EXYNOS5420_GPIO_A20, S5P_GPIO_FUNC(0x3));
326 gpio_cfg_pin(EXYNOS5420_GPIO_A21, S5P_GPIO_FUNC(0x3));
329 gpio_cfg_pin(EXYNOS5420_GPIO_A22, S5P_GPIO_FUNC(0x3));
330 gpio_cfg_pin(EXYNOS5420_GPIO_A23, S5P_GPIO_FUNC(0x3));
333 gpio_cfg_pin(EXYNOS5420_GPIO_B13, S5P_GPIO_FUNC(0x4));
334 gpio_cfg_pin(EXYNOS5420_GPIO_B14, S5P_GPIO_FUNC(0x4));
337 gpio_cfg_pin(EXYNOS5420_GPIO_B22, S5P_GPIO_FUNC(0x3));
338 gpio_cfg_pin(EXYNOS5420_GPIO_B23, S5P_GPIO_FUNC(0x3));
341 gpio_cfg_pin(EXYNOS5420_GPIO_B34, S5P_GPIO_FUNC(0x2));
342 gpio_cfg_pin(EXYNOS5420_GPIO_B35, S5P_GPIO_FUNC(0x2));
345 gpio_cfg_pin(EXYNOS5420_GPIO_B36, S5P_GPIO_FUNC(0x2));
346 gpio_cfg_pin(EXYNOS5420_GPIO_B37, S5P_GPIO_FUNC(0x2));
348 case PERIPH_ID_I2C10:
349 gpio_cfg_pin(EXYNOS5420_GPIO_B40, S5P_GPIO_FUNC(0x2));
350 gpio_cfg_pin(EXYNOS5420_GPIO_B41, S5P_GPIO_FUNC(0x2));
355 static void exynos5_i2s_config(int peripheral)
359 switch (peripheral) {
361 for (i = 0; i < 5; i++)
362 gpio_cfg_pin(EXYNOS5_GPIO_Z0 + i, S5P_GPIO_FUNC(0x02));
365 for (i = 0; i < 5; i++)
366 gpio_cfg_pin(EXYNOS5_GPIO_B00 + i, S5P_GPIO_FUNC(0x02));
371 void exynos5_spi_config(int peripheral)
373 int cfg = 0, pin = 0, i;
375 switch (peripheral) {
377 cfg = S5P_GPIO_FUNC(0x2);
378 pin = EXYNOS5_GPIO_A20;
381 cfg = S5P_GPIO_FUNC(0x2);
382 pin = EXYNOS5_GPIO_A24;
385 cfg = S5P_GPIO_FUNC(0x5);
386 pin = EXYNOS5_GPIO_B11;
389 cfg = S5P_GPIO_FUNC(0x2);
390 pin = EXYNOS5_GPIO_F10;
393 for (i = 0; i < 2; i++) {
394 gpio_cfg_pin(EXYNOS5_GPIO_F02 + i, S5P_GPIO_FUNC(0x4));
395 gpio_cfg_pin(EXYNOS5_GPIO_E04 + i, S5P_GPIO_FUNC(0x4));
399 if (peripheral != PERIPH_ID_SPI4) {
400 for (i = pin; i < pin + 4; i++)
401 gpio_cfg_pin(i, cfg);
405 void exynos5420_spi_config(int peripheral)
409 switch (peripheral) {
411 pin = EXYNOS5420_GPIO_A20;
412 cfg = S5P_GPIO_FUNC(0x2);
415 pin = EXYNOS5420_GPIO_A24;
416 cfg = S5P_GPIO_FUNC(0x2);
419 pin = EXYNOS5420_GPIO_B11;
420 cfg = S5P_GPIO_FUNC(0x5);
423 pin = EXYNOS5420_GPIO_F10;
424 cfg = S5P_GPIO_FUNC(0x2);
433 debug("%s: invalid peripheral %d", __func__, peripheral);
437 if (peripheral != PERIPH_ID_SPI4) {
438 for (i = pin; i < pin + 4; i++)
439 gpio_cfg_pin(i, cfg);
441 for (i = 0; i < 2; i++) {
442 gpio_cfg_pin(EXYNOS5420_GPIO_F02 + i,
444 gpio_cfg_pin(EXYNOS5420_GPIO_E04 + i,
450 static int exynos5_pinmux_config(int peripheral, int flags)
452 switch (peripheral) {
453 case PERIPH_ID_UART0:
454 case PERIPH_ID_UART1:
455 case PERIPH_ID_UART2:
456 case PERIPH_ID_UART3:
457 exynos5_uart_config(peripheral);
459 case PERIPH_ID_SDMMC0:
460 case PERIPH_ID_SDMMC1:
461 case PERIPH_ID_SDMMC2:
462 case PERIPH_ID_SDMMC3:
463 return exynos5_mmc_config(peripheral, flags);
464 case PERIPH_ID_SROMC:
465 exynos5_sromc_config(flags);
475 exynos5_i2c_config(peripheral, flags);
479 exynos5_i2s_config(peripheral);
486 exynos5_spi_config(peripheral);
489 debug("%s: invalid peripheral %d", __func__, peripheral);
496 static int exynos5420_pinmux_config(int peripheral, int flags)
498 switch (peripheral) {
499 case PERIPH_ID_UART0:
500 case PERIPH_ID_UART1:
501 case PERIPH_ID_UART2:
502 case PERIPH_ID_UART3:
503 exynos5420_uart_config(peripheral);
505 case PERIPH_ID_SDMMC0:
506 case PERIPH_ID_SDMMC1:
507 case PERIPH_ID_SDMMC2:
508 case PERIPH_ID_SDMMC3:
509 return exynos5420_mmc_config(peripheral, flags);
515 exynos5420_spi_config(peripheral);
527 case PERIPH_ID_I2C10:
528 exynos5420_i2c_config(peripheral);
531 debug("%s: invalid peripheral %d", __func__, peripheral);
538 static void exynos4_i2c_config(int peripheral, int flags)
540 switch (peripheral) {
542 gpio_cfg_pin(EXYNOS4_GPIO_D10, S5P_GPIO_FUNC(0x2));
543 gpio_cfg_pin(EXYNOS4_GPIO_D11, S5P_GPIO_FUNC(0x2));
546 gpio_cfg_pin(EXYNOS4_GPIO_D12, S5P_GPIO_FUNC(0x2));
547 gpio_cfg_pin(EXYNOS4_GPIO_D13, S5P_GPIO_FUNC(0x2));
550 gpio_cfg_pin(EXYNOS4_GPIO_A06, S5P_GPIO_FUNC(0x3));
551 gpio_cfg_pin(EXYNOS4_GPIO_A07, S5P_GPIO_FUNC(0x3));
554 gpio_cfg_pin(EXYNOS4_GPIO_A12, S5P_GPIO_FUNC(0x3));
555 gpio_cfg_pin(EXYNOS4_GPIO_A13, S5P_GPIO_FUNC(0x3));
558 gpio_cfg_pin(EXYNOS4_GPIO_B2, S5P_GPIO_FUNC(0x3));
559 gpio_cfg_pin(EXYNOS4_GPIO_B3, S5P_GPIO_FUNC(0x3));
562 gpio_cfg_pin(EXYNOS4_GPIO_B6, S5P_GPIO_FUNC(0x3));
563 gpio_cfg_pin(EXYNOS4_GPIO_B7, S5P_GPIO_FUNC(0x3));
566 gpio_cfg_pin(EXYNOS4_GPIO_C13, S5P_GPIO_FUNC(0x4));
567 gpio_cfg_pin(EXYNOS4_GPIO_C14, S5P_GPIO_FUNC(0x4));
570 gpio_cfg_pin(EXYNOS4_GPIO_D02, S5P_GPIO_FUNC(0x3));
571 gpio_cfg_pin(EXYNOS4_GPIO_D03, S5P_GPIO_FUNC(0x3));
576 static int exynos4_mmc_config(int peripheral, int flags)
578 int i, start = 0, start_ext = 0;
579 unsigned int func, ext_func;
581 switch (peripheral) {
582 case PERIPH_ID_SDMMC0:
583 start = EXYNOS4_GPIO_K00;
584 start_ext = EXYNOS4_GPIO_K13;
585 func = S5P_GPIO_FUNC(0x2);
586 ext_func = S5P_GPIO_FUNC(0x3);
588 case PERIPH_ID_SDMMC2:
589 start = EXYNOS4_GPIO_K20;
590 start_ext = EXYNOS4_GPIO_K33;
591 func = S5P_GPIO_FUNC(0x2);
592 ext_func = S5P_GPIO_FUNC(0x3);
594 case PERIPH_ID_SDMMC4:
595 start = EXYNOS4_GPIO_K00;
596 start_ext = EXYNOS4_GPIO_K13;
597 func = S5P_GPIO_FUNC(0x3);
598 ext_func = S5P_GPIO_FUNC(0x4);
603 for (i = start; i < (start + 7); i++) {
604 if (i == (start + 2))
606 gpio_cfg_pin(i, func);
607 gpio_set_pull(i, S5P_GPIO_PULL_NONE);
608 gpio_set_drv(i, S5P_GPIO_DRV_4X);
610 /* SDMMC2 do not use 8bit mode at exynos4 */
611 if (flags & PINMUX_FLAG_8BIT_MODE) {
612 for (i = start_ext; i < (start_ext + 4); i++) {
613 gpio_cfg_pin(i, ext_func);
614 gpio_set_pull(i, S5P_GPIO_PULL_NONE);
615 gpio_set_drv(i, S5P_GPIO_DRV_4X);
622 static void exynos4_uart_config(int peripheral)
626 switch (peripheral) {
627 case PERIPH_ID_UART0:
628 start = EXYNOS4_GPIO_A00;
631 case PERIPH_ID_UART1:
632 start = EXYNOS4_GPIO_A04;
635 case PERIPH_ID_UART2:
636 start = EXYNOS4_GPIO_A10;
639 case PERIPH_ID_UART3:
640 start = EXYNOS4_GPIO_A14;
644 debug("%s: invalid peripheral %d", __func__, peripheral);
647 for (i = start; i < (start + count); i++) {
648 gpio_set_pull(i, S5P_GPIO_PULL_NONE);
649 gpio_cfg_pin(i, S5P_GPIO_FUNC(0x2));
653 static void exynos4x12_i2c_config(int peripheral, int flags)
655 switch (peripheral) {
657 gpio_cfg_pin(EXYNOS4X12_GPIO_D10, S5P_GPIO_FUNC(0x2));
658 gpio_cfg_pin(EXYNOS4X12_GPIO_D11, S5P_GPIO_FUNC(0x2));
661 gpio_cfg_pin(EXYNOS4X12_GPIO_D12, S5P_GPIO_FUNC(0x2));
662 gpio_cfg_pin(EXYNOS4X12_GPIO_D13, S5P_GPIO_FUNC(0x2));
665 gpio_cfg_pin(EXYNOS4X12_GPIO_A06, S5P_GPIO_FUNC(0x3));
666 gpio_cfg_pin(EXYNOS4X12_GPIO_A07, S5P_GPIO_FUNC(0x3));
669 gpio_cfg_pin(EXYNOS4X12_GPIO_A12, S5P_GPIO_FUNC(0x3));
670 gpio_cfg_pin(EXYNOS4X12_GPIO_A13, S5P_GPIO_FUNC(0x3));
673 gpio_cfg_pin(EXYNOS4X12_GPIO_B2, S5P_GPIO_FUNC(0x3));
674 gpio_cfg_pin(EXYNOS4X12_GPIO_B3, S5P_GPIO_FUNC(0x3));
677 gpio_cfg_pin(EXYNOS4X12_GPIO_B6, S5P_GPIO_FUNC(0x3));
678 gpio_cfg_pin(EXYNOS4X12_GPIO_B7, S5P_GPIO_FUNC(0x3));
681 gpio_cfg_pin(EXYNOS4X12_GPIO_C13, S5P_GPIO_FUNC(0x4));
682 gpio_cfg_pin(EXYNOS4X12_GPIO_C14, S5P_GPIO_FUNC(0x4));
685 gpio_cfg_pin(EXYNOS4X12_GPIO_D02, S5P_GPIO_FUNC(0x3));
686 gpio_cfg_pin(EXYNOS4X12_GPIO_D03, S5P_GPIO_FUNC(0x3));
691 static int exynos4x12_mmc_config(int peripheral, int flags)
693 int i, start = 0, start_ext = 0;
694 unsigned int func, ext_func;
696 switch (peripheral) {
697 case PERIPH_ID_SDMMC0:
698 start = EXYNOS4X12_GPIO_K00;
699 start_ext = EXYNOS4X12_GPIO_K13;
700 func = S5P_GPIO_FUNC(0x2);
701 ext_func = S5P_GPIO_FUNC(0x3);
703 case PERIPH_ID_SDMMC2:
704 start = EXYNOS4X12_GPIO_K20;
705 start_ext = EXYNOS4X12_GPIO_K33;
706 func = S5P_GPIO_FUNC(0x2);
707 ext_func = S5P_GPIO_FUNC(0x3);
709 case PERIPH_ID_SDMMC4:
710 start = EXYNOS4X12_GPIO_K00;
711 start_ext = EXYNOS4X12_GPIO_K13;
712 func = S5P_GPIO_FUNC(0x3);
713 ext_func = S5P_GPIO_FUNC(0x4);
718 for (i = start; i < (start + 7); i++) {
719 if (i == (start + 2))
721 gpio_cfg_pin(i, func);
722 gpio_set_pull(i, S5P_GPIO_PULL_NONE);
723 gpio_set_drv(i, S5P_GPIO_DRV_4X);
725 if (flags & PINMUX_FLAG_8BIT_MODE) {
726 for (i = start_ext; i < (start_ext + 4); i++) {
727 gpio_cfg_pin(i, ext_func);
728 gpio_set_pull(i, S5P_GPIO_PULL_NONE);
729 gpio_set_drv(i, S5P_GPIO_DRV_4X);
736 static void exynos4x12_uart_config(int peripheral)
740 switch (peripheral) {
741 case PERIPH_ID_UART0:
742 start = EXYNOS4X12_GPIO_A00;
745 case PERIPH_ID_UART1:
746 start = EXYNOS4X12_GPIO_A04;
749 case PERIPH_ID_UART2:
750 start = EXYNOS4X12_GPIO_A10;
753 case PERIPH_ID_UART3:
754 start = EXYNOS4X12_GPIO_A14;
758 debug("%s: invalid peripheral %d", __func__, peripheral);
761 for (i = start; i < (start + count); i++) {
762 gpio_set_pull(i, S5P_GPIO_PULL_NONE);
763 gpio_cfg_pin(i, S5P_GPIO_FUNC(0x2));
767 static int exynos4_pinmux_config(int peripheral, int flags)
769 switch (peripheral) {
770 case PERIPH_ID_UART0:
771 case PERIPH_ID_UART1:
772 case PERIPH_ID_UART2:
773 case PERIPH_ID_UART3:
774 exynos4_uart_config(peripheral);
784 exynos4_i2c_config(peripheral, flags);
786 case PERIPH_ID_SDMMC0:
787 case PERIPH_ID_SDMMC2:
788 case PERIPH_ID_SDMMC4:
789 return exynos4_mmc_config(peripheral, flags);
790 case PERIPH_ID_SDMMC1:
791 case PERIPH_ID_SDMMC3:
792 debug("SDMMC device %d not implemented\n", peripheral);
795 debug("%s: invalid peripheral %d", __func__, peripheral);
802 static int exynos4x12_pinmux_config(int peripheral, int flags)
804 switch (peripheral) {
805 case PERIPH_ID_UART0:
806 case PERIPH_ID_UART1:
807 case PERIPH_ID_UART2:
808 case PERIPH_ID_UART3:
809 exynos4x12_uart_config(peripheral);
819 exynos4x12_i2c_config(peripheral, flags);
821 case PERIPH_ID_SDMMC0:
822 case PERIPH_ID_SDMMC2:
823 case PERIPH_ID_SDMMC4:
824 return exynos4x12_mmc_config(peripheral, flags);
825 case PERIPH_ID_SDMMC1:
826 case PERIPH_ID_SDMMC3:
827 debug("SDMMC device %d not implemented\n", peripheral);
830 debug("%s: invalid peripheral %d", __func__, peripheral);
837 int exynos_pinmux_config(int peripheral, int flags)
839 if (cpu_is_exynos5()) {
840 if (proid_is_exynos5420())
841 return exynos5420_pinmux_config(peripheral, flags);
842 else if (proid_is_exynos5250())
843 return exynos5_pinmux_config(peripheral, flags);
844 } else if (cpu_is_exynos4()) {
845 if (proid_is_exynos4412())
846 return exynos4x12_pinmux_config(peripheral, flags);
848 return exynos4_pinmux_config(peripheral, flags);
851 debug("pinmux functionality not supported\n");
856 #ifdef CONFIG_OF_CONTROL
857 static int exynos4_pinmux_decode_periph_id(const void *blob, int node)
862 err = fdtdec_get_int_array(blob, node, "interrupts", cell,
865 debug(" invalid peripheral id\n");
866 return PERIPH_ID_NONE;
872 static int exynos5_pinmux_decode_periph_id(const void *blob, int node)
877 err = fdtdec_get_int_array(blob, node, "interrupts", cell,
880 return PERIPH_ID_NONE;
885 int pinmux_decode_periph_id(const void *blob, int node)
887 if (cpu_is_exynos5())
888 return exynos5_pinmux_decode_periph_id(blob, node);
889 else if (cpu_is_exynos4())
890 return exynos4_pinmux_decode_periph_id(blob, node);
892 return PERIPH_ID_NONE;