git.sur5r.net Git - u-boot/blob - arch/arm/cpu/armv7/sunxi/board.c

   1 /*
   2  * (C) Copyright 2012 Henrik Nordstrom <henrik@henriknordstrom.net>
   3  *
   4  * (C) Copyright 2007-2011
   5  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   6  * Tom Cubie <tangliang@allwinnertech.com>
   7  *
   8  * Some init for sunxi platform.
   9  *
  10  * SPDX-License-Identifier:     GPL-2.0+
  11  */
  12
  13 #include <common.h>
  14 #include <mmc.h>
  15 #include <i2c.h>
  16 #include <serial.h>
  17 #ifdef CONFIG_SPL_BUILD
  18 #include <spl.h>
  19 #endif
  20 #include <asm/gpio.h>
  21 #include <asm/io.h>
  22 #include <asm/arch/clock.h>
  23 #include <asm/arch/gpio.h>
  24 #include <asm/arch/spl.h>
  25 #include <asm/arch/sys_proto.h>
  26 #include <asm/arch/timer.h>
  27 #include <asm/arch/tzpc.h>
  28 #include <asm/arch/mmc.h>
  29
  30 #include <linux/compiler.h>
  31
  32 struct fel_stash {
  33         uint32_t sp;
  34         uint32_t lr;
  35         uint32_t cpsr;
  36         uint32_t sctlr;
  37         uint32_t vbar;
  38         uint32_t cr;
  39 };
  40
  41 struct fel_stash fel_stash __attribute__((section(".data")));
  42
  43 static int gpio_init(void)
  44 {
  45 #if CONFIG_CONS_INDEX == 1 && defined(CONFIG_UART0_PORT_F)
  46 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
  47         /* disable GPB22,23 as uart0 tx,rx to avoid conflict */
  48         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUNXI_GPIO_INPUT);
  49         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUNXI_GPIO_INPUT);
  50 #endif
  51 #if defined(CONFIG_MACH_SUN8I)
  52         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUN8I_GPF_UART0);
  53         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUN8I_GPF_UART0);
  54 #else
  55         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUNXI_GPF_UART0);
  56         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUNXI_GPF_UART0);
  57 #endif
  58         sunxi_gpio_set_pull(SUNXI_GPF(4), 1);
  59 #elif CONFIG_CONS_INDEX == 1 && (defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I))
  60         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUN4I_GPB_UART0);
  61         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUN4I_GPB_UART0);
  62         sunxi_gpio_set_pull(SUNXI_GPB(23), SUNXI_GPIO_PULL_UP);
  63 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN5I)
  64         sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN5I_GPB_UART0);
  65         sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN5I_GPB_UART0);
  66         sunxi_gpio_set_pull(SUNXI_GPB(20), SUNXI_GPIO_PULL_UP);
  67 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN6I)
  68         sunxi_gpio_set_cfgpin(SUNXI_GPH(20), SUN6I_GPH_UART0);
  69         sunxi_gpio_set_cfgpin(SUNXI_GPH(21), SUN6I_GPH_UART0);
  70         sunxi_gpio_set_pull(SUNXI_GPH(21), SUNXI_GPIO_PULL_UP);
  71 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN8I_A33)
  72         sunxi_gpio_set_cfgpin(SUNXI_GPB(0), SUN8I_A33_GPB_UART0);
  73         sunxi_gpio_set_cfgpin(SUNXI_GPB(1), SUN8I_A33_GPB_UART0);
  74         sunxi_gpio_set_pull(SUNXI_GPB(1), SUNXI_GPIO_PULL_UP);
  75 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN8I_H3)
  76         sunxi_gpio_set_cfgpin(SUNXI_GPA(4), SUN8I_H3_GPA_UART0);
  77         sunxi_gpio_set_cfgpin(SUNXI_GPA(5), SUN8I_H3_GPA_UART0);
  78         sunxi_gpio_set_pull(SUNXI_GPA(5), SUNXI_GPIO_PULL_UP);
  79 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN8I_A83T)
  80         sunxi_gpio_set_cfgpin(SUNXI_GPB(9), SUN8I_A83T_GPB_UART0);
  81         sunxi_gpio_set_cfgpin(SUNXI_GPB(10), SUN8I_A83T_GPB_UART0);
  82         sunxi_gpio_set_pull(SUNXI_GPB(10), SUNXI_GPIO_PULL_UP);
  83 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN9I)
  84         sunxi_gpio_set_cfgpin(SUNXI_GPH(12), SUN9I_GPH_UART0);
  85         sunxi_gpio_set_cfgpin(SUNXI_GPH(13), SUN9I_GPH_UART0);
  86         sunxi_gpio_set_pull(SUNXI_GPH(13), SUNXI_GPIO_PULL_UP);
  87 #elif CONFIG_CONS_INDEX == 2 && defined(CONFIG_MACH_SUN5I)
  88         sunxi_gpio_set_cfgpin(SUNXI_GPG(3), SUN5I_GPG_UART1);
  89         sunxi_gpio_set_cfgpin(SUNXI_GPG(4), SUN5I_GPG_UART1);
  90         sunxi_gpio_set_pull(SUNXI_GPG(4), SUNXI_GPIO_PULL_UP);
  91 #elif CONFIG_CONS_INDEX == 3 && defined(CONFIG_MACH_SUN8I)
  92         sunxi_gpio_set_cfgpin(SUNXI_GPB(0), SUN8I_GPB_UART2);
  93         sunxi_gpio_set_cfgpin(SUNXI_GPB(1), SUN8I_GPB_UART2);
  94         sunxi_gpio_set_pull(SUNXI_GPB(1), SUNXI_GPIO_PULL_UP);
  95 #elif CONFIG_CONS_INDEX == 5 && defined(CONFIG_MACH_SUN8I)
  96         sunxi_gpio_set_cfgpin(SUNXI_GPL(2), SUN8I_GPL_R_UART);
  97         sunxi_gpio_set_cfgpin(SUNXI_GPL(3), SUN8I_GPL_R_UART);
  98         sunxi_gpio_set_pull(SUNXI_GPL(3), SUNXI_GPIO_PULL_UP);
  99 #else
 100 #error Unsupported console port number. Please fix pin mux settings in board.c
 101 #endif
 102
 103         return 0;
 104 }
 105
 106 int spl_board_load_image(void)
 107 {
 108         debug("Returning to FEL sp=%x, lr=%x\n", fel_stash.sp, fel_stash.lr);
 109         return_to_fel(fel_stash.sp, fel_stash.lr);
 110
 111         return 0;
 112 }
 113
 114 void s_init(void)
 115 {
 116         /*
 117          * Undocumented magic taken from boot0, without this DRAM
 118          * access gets messed up (seems cache related).
 119          * The boot0 sources describe this as: "config ema for cache sram"
 120          */
 121 #if defined CONFIG_MACH_SUN6I
 122         setbits_le32(SUNXI_SRAMC_BASE + 0x44, 0x1800);
 123 #elif defined CONFIG_MACH_SUN8I_A23
 124         uint version;
 125
 126         /* Unlock sram version info reg, read it, relock */
 127         setbits_le32(SUNXI_SRAMC_BASE + 0x24, (1 << 15));
 128         version = readl(SUNXI_SRAMC_BASE + 0x24);
 129         clrbits_le32(SUNXI_SRAMC_BASE + 0x24, (1 << 15));
 130
 131         if ((version & 0xffff0000) == 0x16500000)
 132                 setbits_le32(SUNXI_SRAMC_BASE + 0x44, 0x1800);
 133         else /* 0x1661 ? */
 134                 setbits_le32(SUNXI_SRAMC_BASE + 0x44, 0xc0);
 135 #endif
 136
 137 #if defined CONFIG_MACH_SUN6I || \
 138     defined CONFIG_MACH_SUN7I || \
 139     defined CONFIG_MACH_SUN8I
 140         /* Enable SMP mode for CPU0, by setting bit 6 of Auxiliary Ctl reg */
 141         asm volatile(
 142                 "mrc p15, 0, r0, c1, c0, 1\n"
 143                 "orr r0, r0, #1 << 6\n"
 144                 "mcr p15, 0, r0, c1, c0, 1\n");
 145 #endif
 146 #if defined CONFIG_MACH_SUN6I || defined CONFIG_MACH_SUN8I_H3
 147         /* Enable non-secure access to some peripherals */
 148         tzpc_init();
 149 #endif
 150
 151         clock_init();
 152         timer_init();
 153         gpio_init();
 154         i2c_init_board();
 155 }
 156
 157 #ifdef CONFIG_SPL_BUILD
 158 DECLARE_GLOBAL_DATA_PTR;
 159
 160 /* The sunxi internal brom will try to loader external bootloader
 161  * from mmc0, nand flash, mmc2.
 162  */
 163 u32 spl_boot_device(void)
 164 {
 165         __maybe_unused struct mmc *mmc0, *mmc1;
 166         /*
 167          * When booting from the SD card or NAND memory, the "eGON.BT0"
 168          * signature is expected to be found in memory at the address 0x0004
 169          * (see the "mksunxiboot" tool, which generates this header).
 170          *
 171          * When booting in the FEL mode over USB, this signature is patched in
 172          * memory and replaced with something else by the 'fel' tool. This other
 173          * signature is selected in such a way, that it can't be present in a
 174          * valid bootable SD card image (because the BROM would refuse to
 175          * execute the SPL in this case).
 176          *
 177          * This checks for the signature and if it is not found returns to
 178          * the FEL code in the BROM to wait and receive the main u-boot
 179          * binary over USB. If it is found, it determines where SPL was
 180          * read from.
 181          */
 182         if (!is_boot0_magic(SPL_ADDR + 4)) /* eGON.BT0 */
 183                 return BOOT_DEVICE_BOARD;
 184
 185         /* The BROM will try to boot from mmc0 first, so try that first. */
 186 #ifdef CONFIG_MMC
 187         mmc_initialize(gd->bd);
 188         mmc0 = find_mmc_device(0);
 189         if (sunxi_mmc_has_egon_boot_signature(mmc0))
 190                 return BOOT_DEVICE_MMC1;
 191 #endif
 192
 193         /* Fallback to booting NAND if enabled. */
 194         if (IS_ENABLED(CONFIG_SPL_NAND_SUPPORT))
 195                 return BOOT_DEVICE_NAND;
 196
 197 #ifdef CONFIG_MMC
 198         if (CONFIG_MMC_SUNXI_SLOT_EXTRA == 2) {
 199                 mmc1 = find_mmc_device(1);
 200                 if (sunxi_mmc_has_egon_boot_signature(mmc1))
 201                         return BOOT_DEVICE_MMC2;
 202         }
 203 #endif
 204
 205         panic("Could not determine boot source\n");
 206         return -1;              /* Never reached */
 207 }
 208
 209 /* No confirmation data available in SPL yet. Hardcode bootmode */
 210 u32 spl_boot_mode(void)
 211 {
 212         return MMCSD_MODE_RAW;
 213 }
 214
 215 void board_init_f(ulong dummy)
 216 {
 217         spl_init();
 218         preloader_console_init();
 219
 220 #ifdef CONFIG_SPL_I2C_SUPPORT
 221         /* Needed early by sunxi_board_init if PMU is enabled */
 222         i2c_init(CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE);
 223 #endif
 224         sunxi_board_init();
 225 }
 226 #endif
 227
 228 void reset_cpu(ulong addr)
 229 {
 230 #ifdef CONFIG_SUNXI_GEN_SUN4I
 231         static const struct sunxi_wdog *wdog =
 232                  &((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 233
 234         /* Set the watchdog for its shortest interval (.5s) and wait */
 235         writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 236         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 237
 238         while (1) {
 239                 /* sun5i sometimes gets stuck without this */
 240                 writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 241         }
 242 #endif
 243 #ifdef CONFIG_SUNXI_GEN_SUN6I
 244         static const struct sunxi_wdog *wdog =
 245                  ((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 246
 247         /* Set the watchdog for its shortest interval (.5s) and wait */
 248         writel(WDT_CFG_RESET, &wdog->cfg);
 249         writel(WDT_MODE_EN, &wdog->mode);
 250         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 251         while (1) { }
 252 #endif
 253 }
 254
 255 #ifndef CONFIG_SYS_DCACHE_OFF
 256 void enable_caches(void)
 257 {
 258         /* Enable D-cache. I-cache is already enabled in start.S */
 259         dcache_enable();
 260 }
 261 #endif
 262
 263 #ifdef CONFIG_CMD_NET
 264 /*
 265  * Initializes on-chip ethernet controllers.
 266  * to override, implement board_eth_init()
 267  */
 268 int cpu_eth_init(bd_t *bis)
 269 {
 270         __maybe_unused int rc;
 271
 272 #ifdef CONFIG_MACPWR
 273         gpio_request(CONFIG_MACPWR, "macpwr");
 274         gpio_direction_output(CONFIG_MACPWR, 1);
 275         mdelay(200);
 276 #endif
 277
 278 #ifdef CONFIG_SUNXI_GMAC
 279         rc = sunxi_gmac_initialize(bis);
 280         if (rc < 0) {
 281                 printf("sunxi: failed to initialize gmac\n");
 282                 return rc;
 283         }
 284 #endif
 285
 286         return 0;
 287 }
 288 #endif