git.sur5r.net Git - u-boot/blob - arch/arm/dts/imx6qdl-icore-rqs.dtsi

   1 /*
   2  * Copyright (C) 2015 Amarula Solutions B.V.
   3  *
   4  * This file is dual-licensed: you can use it either under the terms
   5  * of the GPL or the X11 license, at your option. Note that this dual
   6  * licensing only applies to this file, and not this project as a
   7  * whole.
   8  *
   9  *  a) This file is free software; you can redistribute it and/or
  10  *     modify it under the terms of the GNU General Public License
  11  *     version 2 as published by the Free Software Foundation.
  12  *
  13  *     This file is distributed in the hope that it will be useful
  14  *     but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  *     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  *     GNU General Public License for more details.
  17  *
  18  * Or, alternatively
  19  *
  20  *  b) Permission is hereby granted, free of charge, to any person
  21  *     obtaining a copy of this software and associated documentation
  22  *     files (the "Software"), to deal in the Software without
  23  *     restriction, including without limitation the rights to use
  24  *     copy, modify, merge, publish, distribute, sublicense, and/or
  25  *     sell copies of the Software, and to permit persons to whom the
  26  *     Software is furnished to do so, subject to the following
  27  *     conditions:
  28  *
  29  *     The above copyright notice and this permission notice shall be
  30  *     included in all copies or substantial portions of the Software.
  31  *
  32  *     THE SOFTWARE IS PROVIDED , WITHOUT WARRANTY OF ANY KIND
  33  *     EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES
  34  *     OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  35  *     NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT
  36  *     HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY
  37  *     WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  38  *     FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  39  *     OTHER DEALINGS IN THE SOFTWARE.
  40  */
  41
  42 #include <dt-bindings/gpio/gpio.h>
  43 #include <dt-bindings/clock/imx6qdl-clock.h>
  44
  45 / {
  46         memory {
  47                 reg = <0x10000000 0x80000000>;
  48         };
  49 };
  50
  51 &i2c1 {
  52         clock-frequency = <100000>;
  53         pinctrl-names = "default";
  54         pinctrl-0 = <&pinctrl_i2c1>;
  55         status = "okay";
  56 };
  57
  58 &i2c2 {
  59         clock-frequency = <100000>;
  60         pinctrl-names = "default";
  61         pinctrl-0 = <&pinctrl_i2c2>;
  62         status = "okay";
  63 };
  64
  65 &i2c3 {
  66         pinctrl-names = "default";
  67         pinctrl-0 = <&pinctrl_i2c3>;
  68         status = "okay";
  69 };
  70
  71 &uart4 {
  72         pinctrl-names = "default";
  73         pinctrl-0 = <&pinctrl_uart4>;
  74         status = "okay";
  75 };
  76
  77 &usdhc3 {
  78         pinctrl-names = "default";
  79         pinctrl-0 = <&pinctrl_usdhc3>;
  80         cd-gpios = <&gpio1 1 GPIO_ACTIVE_LOW>;
  81         no-1-8-v;
  82         status = "okay";
  83 };
  84
  85 &iomuxc {
  86         pinctrl_i2c1: i2c1grp {
  87                 fsl,pins = <
  88                         MX6QDL_PAD_EIM_D21__I2C1_SCL 0x4001b8b1
  89                         MX6QDL_PAD_EIM_D28__I2C1_SDA 0x4001b8b1
  90                 >;
  91         };
  92
  93         pinctrl_i2c2: i2c2grp {
  94                 fsl,pins = <
  95                         MX6QDL_PAD_KEY_COL3__I2C2_SCL 0x4001b8b1
  96                         MX6QDL_PAD_KEY_ROW3__I2C2_SDA 0x4001b8b1
  97                 >;
  98         };
  99
 100         pinctrl_i2c3: i2c3grp {
 101                 fsl,pins = <
 102                         MX6QDL_PAD_GPIO_5__I2C3_SCL  0x4001b8b1
 103                         MX6QDL_PAD_EIM_D18__I2C3_SDA 0x4001b8b1
 104                 >;
 105         };
 106
 107         pinctrl_uart4: uart4grp {
 108                 fsl,pins = <
 109                         MX6QDL_PAD_KEY_COL0__UART4_TX_DATA 0x1b0b1
 110                         MX6QDL_PAD_KEY_ROW0__UART4_RX_DATA 0x1b0b1
 111                 >;
 112         };
 113
 114         pinctrl_usdhc3: usdhc3grp {
 115                 fsl,pins = <
 116                         MX6QDL_PAD_SD3_CMD__SD3_CMD    0x17070
 117                         MX6QDL_PAD_SD3_CLK__SD3_CLK    0x10070
 118                         MX6QDL_PAD_SD3_DAT0__SD3_DATA0 0x17070
 119                         MX6QDL_PAD_SD3_DAT1__SD3_DATA1 0x17070
 120                         MX6QDL_PAD_SD3_DAT2__SD3_DATA2 0x17070
 121                         MX6QDL_PAD_SD3_DAT3__SD3_DATA3 0x17070
 122                 >;
 123         };
 124 };