git.sur5r.net Git - u-boot/blob - arch/arm/dts/imx6ul-isiot.dtsi

   1 /*
   2  * Copyright (C) 2016 Amarula Solutions B.V.
   3  * Copyright (C) 2016 Engicam S.r.l.
   4  *
   5  * This file is dual-licensed: you can use it either under the terms
   6  * of the GPL or the X11 license, at your option. Note that this dual
   7  * licensing only applies to this file, and not this project as a
   8  * whole.
   9  *
  10  *  a) This file is free software; you can redistribute it and/or
  11  *     modify it under the terms of the GNU General Public License
  12  *     version 2 as published by the Free Software Foundation.
  13  *
  14  *     This file is distributed in the hope that it will be useful
  15  *     but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  *     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  *     GNU General Public License for more details.
  18  *
  19  * Or, alternatively
  20  *
  21  *  b) Permission is hereby granted, free of charge, to any person
  22  *     obtaining a copy of this software and associated documentation
  23  *     files (the "Software"), to deal in the Software without
  24  *     restriction, including without limitation the rights to use
  25  *     copy, modify, merge, publish, distribute, sublicense, and/or
  26  *     sell copies of the Software, and to permit persons to whom the
  27  *     Software is furnished to do so, subject to the following
  28  *     conditions:
  29  *
  30  *     The above copyright notice and this permission notice shall be
  31  *     included in all copies or substantial portions of the Software.
  32  *
  33  *     THE SOFTWARE IS PROVIDED , WITHOUT WARRANTY OF ANY KIND
  34  *     EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES
  35  *     OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  36  *     NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT
  37  *     HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY
  38  *     WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  39  *     FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  40  *     OTHER DEALINGS IN THE SOFTWARE.
  41  */
  42
  43 #include <dt-bindings/gpio/gpio.h>
  44 #include <dt-bindings/input/input.h>
  45 #include "imx6ul.dtsi"
  46
  47 / {
  48         memory {
  49                 reg = <0x80000000 0x20000000>;
  50         };
  51
  52         chosen {
  53                 stdout-path = &uart1;
  54         };
  55 };
  56
  57 &fec1 {
  58         pinctrl-names = "default";
  59         pinctrl-0 = <&pinctrl_enet1>;
  60         phy-mode = "rmii";
  61         status = "okay";
  62 };
  63
  64 &i2c1 {
  65         clock-frequency = <100000>;
  66         pinctrl-names = "default";
  67         pinctrl-0 = <&pinctrl_i2c1>;
  68         status = "okay";
  69 };
  70
  71 &i2c2 {
  72         clock_frequency = <100000>;
  73         pinctrl-names = "default";
  74         pinctrl-0 = <&pinctrl_i2c2>;
  75         status = "okay";
  76 };
  77
  78 &uart1 {
  79         pinctrl-names = "default";
  80         pinctrl-0 = <&pinctrl_uart1>;
  81         status = "okay";
  82 };
  83
  84 &usdhc1 {
  85         u-boot,dm-spl;
  86         pinctrl-names = "default";
  87         pinctrl-0 = <&pinctrl_usdhc1>;
  88         cd-gpios = <&gpio1 19 GPIO_ACTIVE_LOW>;
  89         bus-width = <4>;
  90         no-1-8-v;
  91         status = "okay";
  92 };
  93
  94 &usdhc2 {
  95         pinctrl-names = "default";
  96         pinctrl-0 = <&pinctrl_usdhc2>;
  97         cd-gpios = <&gpio4 5 GPIO_ACTIVE_LOW>;
  98         bus-width = <8>;
  99         no-1-8-v;
 100         status = "disabled";
 101 };
 102
 103 &iomuxc {
 104         pinctrl_enet1: enet1grp {
 105                 fsl,pins = <
 106                         MX6UL_PAD_ENET2_RX_DATA0__ENET1_MDIO    0x1b0b0
 107                         MX6UL_PAD_ENET2_RX_DATA1__ENET1_MDC     0x1b0b0
 108                         MX6UL_PAD_ENET1_RX_EN__ENET1_RX_EN      0x1b0b0
 109                         MX6UL_PAD_ENET1_RX_DATA0__ENET1_RDATA00 0x1b0b0
 110                         MX6UL_PAD_ENET1_RX_DATA1__ENET1_RDATA01 0x1b0b0
 111                         MX6UL_PAD_ENET1_TX_EN__ENET1_TX_EN      0x1b0b0
 112                         MX6UL_PAD_ENET1_TX_DATA0__ENET1_TDATA00 0x1b0b0
 113                         MX6UL_PAD_ENET1_TX_DATA1__ENET1_TDATA01 0x1b0b0
 114                         MX6UL_PAD_ENET1_TX_CLK__ENET1_REF_CLK1  0x4001b031
 115                         MX6UL_PAD_ENET2_RX_EN__GPIO2_IO10       0x1b0b0
 116                 >;
 117         };
 118
 119         pinctrl_i2c1: i2c1grp {
 120                 fsl,pins = <
 121                         MX6UL_PAD_UART4_TX_DATA__I2C1_SCL 0x4001b8b0
 122                         MX6UL_PAD_UART4_RX_DATA__I2C1_SDA 0x4001b8b0
 123                 >;
 124         };
 125
 126         pinctrl_i2c2: i2c2grp {
 127                         fsl,pins = <
 128                         MX6UL_PAD_UART5_TX_DATA__I2C2_SCL 0x4001b8b0
 129                         MX6UL_PAD_UART5_RX_DATA__I2C2_SDA 0x4001b8b0
 130                 >;
 131         };
 132
 133         pinctrl_uart1: uart1grp {
 134                 fsl,pins = <
 135                         MX6UL_PAD_UART1_TX_DATA__UART1_DCE_TX 0x1b0b1
 136                         MX6UL_PAD_UART1_RX_DATA__UART1_DCE_RX 0x1b0b1
 137                 >;
 138         };
 139
 140         pinctrl_usdhc1: usdhc1grp {
 141                 u-boot,dm-spl;
 142                 fsl,pins = <
 143                         MX6UL_PAD_SD1_CMD__USDHC1_CMD     0x17059
 144                         MX6UL_PAD_SD1_CLK__USDHC1_CLK     0x10059
 145                         MX6UL_PAD_SD1_DATA0__USDHC1_DATA0 0x17059
 146                         MX6UL_PAD_SD1_DATA1__USDHC1_DATA1 0x17059
 147                         MX6UL_PAD_SD1_DATA2__USDHC1_DATA2 0x17059
 148                         MX6UL_PAD_SD1_DATA3__USDHC1_DATA3 0x17059
 149                 >;
 150         };
 151
 152         pinctrl_usdhc2: usdhc2grp {
 153                 u-boot,dm-spl;
 154                 fsl,pins = <
 155                         MX6UL_PAD_NAND_RE_B__USDHC2_CLK      0x17070
 156                         MX6UL_PAD_NAND_WE_B__USDHC2_CMD      0x10070
 157                         MX6UL_PAD_NAND_DATA00__USDHC2_DATA0  0x17070
 158                         MX6UL_PAD_NAND_DATA01__USDHC2_DATA1  0x17070
 159                         MX6UL_PAD_NAND_DATA02__USDHC2_DATA2  0x17070
 160                         MX6UL_PAD_NAND_DATA03__USDHC2_DATA3  0x17070
 161                         MX6UL_PAD_NAND_DATA04__USDHC2_DATA4  0x17070
 162                         MX6UL_PAD_NAND_DATA05__USDHC2_DATA5  0x17070
 163                         MX6UL_PAD_NAND_DATA06__USDHC2_DATA6  0x17070
 164                         MX6UL_PAD_NAND_DATA07__USDHC2_DATA7  0x17070
 165                         MX6UL_PAD_NAND_ALE__USDHC2_RESET_B   0x17070
 166                 >;
 167         };
 168 };