git.sur5r.net Git - u-boot/blob - arch/arm/dts/stm32f746-disco.dts

   1 /*
   2  * Copyright 2016 - Michael Kurz <michi.kurz@gmail.com>
   3  * Copyright 2016 - Vikas MANOCHA <vikas.manocha@st.com>
   4  *
   5  * Based on:
   6  * stm32f469-disco.dts from Linux
   7  * Copyright 2016 - Lee Jones <lee.jones@linaro.org>
   8  *
   9  * This file is dual-licensed: you can use it either under the terms
  10  * of the GPL or the X11 license, at your option. Note that this dual
  11  * licensing only applies to this file, and not this project as a
  12  * whole.
  13  *
  14  *  a) This file is free software; you can redistribute it and/or
  15  *     modify it under the terms of the GNU General Public License as
  16  *     published by the Free Software Foundation; either version 2 of the
  17  *     License, or (at your option) any later version.
  18  *
  19  *     This file is distributed in the hope that it will be useful,
  20  *     but WITHOUT ANY WARRANTY; without even the implied warranty of
  21  *     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  22  *     GNU General Public License for more details.
  23  *
  24  * Or, alternatively,
  25  *
  26  *  b) Permission is hereby granted, free of charge, to any person
  27  *     obtaining a copy of this software and associated documentation
  28  *     files (the "Software"), to deal in the Software without
  29  *     restriction, including without limitation the rights to use,
  30  *     copy, modify, merge, publish, distribute, sublicense, and/or
  31  *     sell copies of the Software, and to permit persons to whom the
  32  *     Software is furnished to do so, subject to the following
  33  *     conditions:
  34  *
  35  *     The above copyright notice and this permission notice shall be
  36  *     included in all copies or substantial portions of the Software.
  37  *
  38  *     THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  39  *     EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES
  40  *     OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  41  *     NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT
  42  *     HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  43  *     WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  44  *     FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  45  *     OTHER DEALINGS IN THE SOFTWARE.
  46  */
  47
  48 /dts-v1/;
  49 #include "stm32f746.dtsi"
  50 #include <dt-bindings/memory/stm32-sdram.h>
  51
  52 / {
  53         model = "STMicroelectronics STM32F746-DISCO board";
  54         compatible = "st,stm32f746-disco", "st,stm32f746";
  55
  56         chosen {
  57                 bootargs = "root=/dev/ram rdinit=/linuxrc";
  58                 stdout-path = "serial0:115200n8";
  59         };
  60
  61         memory {
  62                 reg = <0xC0000000 0x800000>;
  63         };
  64
  65         aliases {
  66                 serial0 = &usart1;
  67                 spi0 = &qspi;
  68                 /* Aliases for gpios so as to use sequence */
  69                 gpio0 = &gpioa;
  70                 gpio1 = &gpiob;
  71                 gpio2 = &gpioc;
  72                 gpio3 = &gpiod;
  73                 gpio4 = &gpioe;
  74                 gpio5 = &gpiof;
  75                 gpio6 = &gpiog;
  76                 gpio7 = &gpioh;
  77                 gpio8 = &gpioi;
  78                 gpio9 = &gpioj;
  79                 gpio10 = &gpiok;
  80         };
  81 };
  82
  83 &clk_hse {
  84         clock-frequency = <25000000>;
  85 };
  86
  87 &usart1 {
  88         pinctrl-0 = <&usart1_pins_a>;
  89         pinctrl-names = "default";
  90         status = "okay";
  91 };
  92
  93 &fmc {
  94         pinctrl-0 = <&fmc_pins>;
  95         pinctrl-names = "default";
  96         status = "okay";
  97
  98         mr-nbanks = <1>;
  99         /* sdram memory configuration from sdram datasheet IS42S16400J */
 100         bank1: bank@0 {
 101                st,sdram-control = /bits/ 8 <NO_COL_8 NO_ROW_12 MWIDTH_16 BANKS_2
 102                                             CAS_3 RD_BURST_EN RD_PIPE_DL_0>;
 103                st,sdram-timing = /bits/ 8 <TMRD_1 TXSR_60 TRAS_42 TRC_60 TRP_18
 104                                            TRCD_18>;
 105        };
 106 };
 107
 108 &mac {
 109         status = "okay";
 110         pinctrl-0 = <&ethernet_mii>;
 111         phy-mode = "rmii";
 112         phy-handle = <&phy0>;
 113
 114         mdio0 {
 115                 #address-cells = <1>;
 116                 #size-cells = <0>;
 117                 compatible = "snps,dwmac-mdio";
 118                 phy0: ethernet-phy@0 {
 119                         reg = <0>;
 120                 };
 121         };
 122 };
 123
 124 &qspi {
 125         pinctrl-0 = <&qspi_pins>;
 126         status = "okay";
 127
 128         qflash0: n25q128a {
 129                         #address-cells = <1>;
 130                         #size-cells = <1>;
 131                         compatible = "micron,n25q128a13", "spi-flash";
 132                         spi-max-frequency = <108000000>;
 133                         spi-tx-bus-width = <1>;
 134                         spi-rx-bus-width = <1>;
 135                         memory-map = <0x90000000 0x1000000>;
 136                         reg = <0>;
 137         };
 138 };