2 * arch/arm/include/asm/arch-rmobile/r8a7791.h
4 * Copyright (C) 2013 Renesas Electronics Corporation
6 * SPDX-License-Identifier: GPL-2.0
9 #ifndef __ASM_ARCH_R8A7791_H
10 #define __ASM_ARCH_R8A7791_H
13 * R8A7791 I/O Addresses
15 #define RWDT_BASE 0xE6020000
16 #define SWDT_BASE 0xE6030000
17 #define LBSC_BASE 0xFEC00200
18 #define DBSC3_0_BASE 0xE6790000
19 #define DBSC3_1_BASE 0xE67A0000
20 #define TMU_BASE 0xE61E0000
21 #define GPIO5_BASE 0xE6055000
23 #define S3C_BASE 0xE6784000
24 #define S3C_INT_BASE 0xE6784A00
25 #define S3C_MEDIA_BASE 0xE6784B00
27 #define S3C_QOS_DCACHE_BASE 0xE6784BDC
28 #define S3C_QOS_CCI0_BASE 0xE6784C00
29 #define S3C_QOS_CCI1_BASE 0xE6784C24
30 #define S3C_QOS_MXI_BASE 0xE6784C48
31 #define S3C_QOS_AXI_BASE 0xE6784C6C
33 #define DBSC3_0_QOS_R0_BASE 0xE6791000
34 #define DBSC3_0_QOS_R1_BASE 0xE6791100
35 #define DBSC3_0_QOS_R2_BASE 0xE6791200
36 #define DBSC3_0_QOS_R3_BASE 0xE6791300
37 #define DBSC3_0_QOS_R4_BASE 0xE6791400
38 #define DBSC3_0_QOS_R5_BASE 0xE6791500
39 #define DBSC3_0_QOS_R6_BASE 0xE6791600
40 #define DBSC3_0_QOS_R7_BASE 0xE6791700
41 #define DBSC3_0_QOS_R8_BASE 0xE6791800
42 #define DBSC3_0_QOS_R9_BASE 0xE6791900
43 #define DBSC3_0_QOS_R10_BASE 0xE6791A00
44 #define DBSC3_0_QOS_R11_BASE 0xE6791B00
45 #define DBSC3_0_QOS_R12_BASE 0xE6791C00
46 #define DBSC3_0_QOS_R13_BASE 0xE6791D00
47 #define DBSC3_0_QOS_R14_BASE 0xE6791E00
48 #define DBSC3_0_QOS_R15_BASE 0xE6791F00
49 #define DBSC3_0_QOS_W0_BASE 0xE6792000
50 #define DBSC3_0_QOS_W1_BASE 0xE6792100
51 #define DBSC3_0_QOS_W2_BASE 0xE6792200
52 #define DBSC3_0_QOS_W3_BASE 0xE6792300
53 #define DBSC3_0_QOS_W4_BASE 0xE6792400
54 #define DBSC3_0_QOS_W5_BASE 0xE6792500
55 #define DBSC3_0_QOS_W6_BASE 0xE6792600
56 #define DBSC3_0_QOS_W7_BASE 0xE6792700
57 #define DBSC3_0_QOS_W8_BASE 0xE6792800
58 #define DBSC3_0_QOS_W9_BASE 0xE6792900
59 #define DBSC3_0_QOS_W10_BASE 0xE6792A00
60 #define DBSC3_0_QOS_W11_BASE 0xE6792B00
61 #define DBSC3_0_QOS_W12_BASE 0xE6792C00
62 #define DBSC3_0_QOS_W13_BASE 0xE6792D00
63 #define DBSC3_0_QOS_W14_BASE 0xE6792E00
64 #define DBSC3_0_QOS_W15_BASE 0xE6792F00
66 #define DBSC3_1_QOS_R0_BASE 0xE67A1000
67 #define DBSC3_1_QOS_R1_BASE 0xE67A1100
68 #define DBSC3_1_QOS_R2_BASE 0xE67A1200
69 #define DBSC3_1_QOS_R3_BASE 0xE67A1300
70 #define DBSC3_1_QOS_R4_BASE 0xE67A1400
71 #define DBSC3_1_QOS_R5_BASE 0xE67A1500
72 #define DBSC3_1_QOS_R6_BASE 0xE67A1600
73 #define DBSC3_1_QOS_R7_BASE 0xE67A1700
74 #define DBSC3_1_QOS_R8_BASE 0xE67A1800
75 #define DBSC3_1_QOS_R9_BASE 0xE67A1900
76 #define DBSC3_1_QOS_R10_BASE 0xE67A1A00
77 #define DBSC3_1_QOS_R11_BASE 0xE67A1B00
78 #define DBSC3_1_QOS_R12_BASE 0xE67A1C00
79 #define DBSC3_1_QOS_R13_BASE 0xE67A1D00
80 #define DBSC3_1_QOS_R14_BASE 0xE67A1E00
81 #define DBSC3_1_QOS_R15_BASE 0xE67A1F00
82 #define DBSC3_1_QOS_W0_BASE 0xE67A2000
83 #define DBSC3_1_QOS_W1_BASE 0xE67A2100
84 #define DBSC3_1_QOS_W2_BASE 0xE67A2200
85 #define DBSC3_1_QOS_W3_BASE 0xE67A2300
86 #define DBSC3_1_QOS_W4_BASE 0xE67A2400
87 #define DBSC3_1_QOS_W5_BASE 0xE67A2500
88 #define DBSC3_1_QOS_W6_BASE 0xE67A2600
89 #define DBSC3_1_QOS_W7_BASE 0xE67A2700
90 #define DBSC3_1_QOS_W8_BASE 0xE67A2800
91 #define DBSC3_1_QOS_W9_BASE 0xE67A2900
92 #define DBSC3_1_QOS_W10_BASE 0xE67A2A00
93 #define DBSC3_1_QOS_W11_BASE 0xE67A2B00
94 #define DBSC3_1_QOS_W12_BASE 0xE67A2C00
95 #define DBSC3_1_QOS_W13_BASE 0xE67A2D00
96 #define DBSC3_1_QOS_W14_BASE 0xE67A2E00
97 #define DBSC3_1_QOS_W15_BASE 0xE67A2F00
99 #define DBSC3_0_DBADJ2 0xE67900C8
101 #define CCI_400_MAXOT_1 0xF0091110
102 #define CCI_400_MAXOT_2 0xF0092110
103 #define CCI_400_QOSCNTL_1 0xF009110C
104 #define CCI_400_QOSCNTL_2 0xF009210C
106 #define MXI_BASE 0xFE960000
107 #define MXI_QOS_BASE 0xFE960300
109 #define SYS_AXI_SYX64TO128_BASE 0xFF800300
110 #define SYS_AXI_AVB_BASE 0xFF800340
111 #define SYS_AXI_G2D_BASE 0xFF800540
112 #define SYS_AXI_IMP0_BASE 0xFF800580
113 #define SYS_AXI_IMP1_BASE 0xFF8005C0
114 #define SYS_AXI_IMUX0_BASE 0xFF800600
115 #define SYS_AXI_IMUX1_BASE 0xFF800640
116 #define SYS_AXI_IMUX2_BASE 0xFF800680
117 #define SYS_AXI_LBS_BASE 0xFF8006C0
118 #define SYS_AXI_MMUDS_BASE 0xFF800700
119 #define SYS_AXI_MMUM_BASE 0xFF800740
120 #define SYS_AXI_MMUR_BASE 0xFF800780
121 #define SYS_AXI_MMUS0_BASE 0xFF8007C0
122 #define SYS_AXI_MMUS1_BASE 0xFF800800
123 #define SYS_AXI_MTSB0_BASE 0xFF800880
124 #define SYS_AXI_MTSB1_BASE 0xFF8008C0
125 #define SYS_AXI_PCI_BASE 0xFF800900
126 #define SYS_AXI_RTX_BASE 0xFF800940
127 #define SYS_AXI_SDS0_BASE 0xFF800A80
128 #define SYS_AXI_SDS1_BASE 0xFF800AC0
129 #define SYS_AXI_USB20_BASE 0xFF800C00
130 #define SYS_AXI_USB21_BASE 0xFF800C40
131 #define SYS_AXI_USB22_BASE 0xFF800C80
132 #define SYS_AXI_USB30_BASE 0xFF800CC0
133 #define SYS_AXI_AX2M_BASE 0xFF800380
134 #define SYS_AXI_CC50_BASE 0xFF8003C0
135 #define SYS_AXI_CCI_BASE 0xFF800440
136 #define SYS_AXI_CS_BASE 0xFF800480
137 #define SYS_AXI_DDM_BASE 0xFF8004C0
138 #define SYS_AXI_ETH_BASE 0xFF800500
139 #define SYS_AXI_MPXM_BASE 0xFF800840
140 #define SYS_AXI_SAT0_BASE 0xFF800980
141 #define SYS_AXI_SAT1_BASE 0xFF8009C0
142 #define SYS_AXI_SDM0_BASE 0xFF800A00
143 #define SYS_AXI_SDM1_BASE 0xFF800A40
144 #define SYS_AXI_TRAB_BASE 0xFF800B00
145 #define SYS_AXI_UDM0_BASE 0xFF800B80
146 #define SYS_AXI_UDM1_BASE 0xFF800BC0
148 #define RT_AXI_SHX_BASE 0xFF810100
149 #define RT_AXI_DBG_BASE 0xFF810140
150 #define RT_AXI_RDM_BASE 0xFF810180
151 #define RT_AXI_RDS_BASE 0xFF8101C0
152 #define RT_AXI_RTX64TO128_BASE 0xFF810200
153 #define RT_AXI_STPRO_BASE 0xFF810240
154 #define RT_AXI_SY2RT_BASE 0xFF810280
156 #define MP_AXI_ADSP_BASE 0xFF820100
157 #define MP_AXI_ASDS0_BASE 0xFF8201C0
158 #define MP_AXI_ASDS1_BASE 0xFF820200
159 #define MP_AXI_MLP_BASE 0xFF820240
160 #define MP_AXI_MMUMP_BASE 0xFF820280
161 #define MP_AXI_SPU_BASE 0xFF8202C0
162 #define MP_AXI_SPUC_BASE 0xFF820300
164 #define SYS_AXI256_AXI128TO256_BASE 0xFF860100
165 #define SYS_AXI256_SYX_BASE 0xFF860140
166 #define SYS_AXI256_MPX_BASE 0xFF860180
167 #define SYS_AXI256_MXI_BASE 0xFF8601C0
169 #define CCI_AXI_MMUS0_BASE 0xFF880100
170 #define CCI_AXI_SYX2_BASE 0xFF880140
171 #define CCI_AXI_MMUR_BASE 0xFF880180
172 #define CCI_AXI_MMUDS_BASE 0xFF8801C0
173 #define CCI_AXI_MMUM_BASE 0xFF880200
174 #define CCI_AXI_MXI_BASE 0xFF880240
175 #define CCI_AXI_MMUS1_BASE 0xFF880280
176 #define CCI_AXI_MMUMP_BASE 0xFF8802C0
178 #define MEDIA_AXI_MXR_BASE 0xFE960080
179 #define MEDIA_AXI_MXW_BASE 0xFE9600C0
180 #define MEDIA_AXI_JPR_BASE 0xFE964100
181 #define MEDIA_AXI_JPW_BASE 0xFE966100
182 #define MEDIA_AXI_GCU0R_BASE 0xFE964140
183 #define MEDIA_AXI_GCU0W_BASE 0xFE966140
184 #define MEDIA_AXI_GCU1R_BASE 0xFE964180
185 #define MEDIA_AXI_GCU1W_BASE 0xFE966180
186 #define MEDIA_AXI_TDMR_BASE 0xFE964500
187 #define MEDIA_AXI_TDMW_BASE 0xFE966500
188 #define MEDIA_AXI_VSP0CR_BASE 0xFE964540
189 #define MEDIA_AXI_VSP0CW_BASE 0xFE966540
190 #define MEDIA_AXI_VSP1CR_BASE 0xFE964580
191 #define MEDIA_AXI_VSP1CW_BASE 0xFE966580
192 #define MEDIA_AXI_VSPDU0CR_BASE 0xFE9645C0
193 #define MEDIA_AXI_VSPDU0CW_BASE 0xFE9665C0
194 #define MEDIA_AXI_VSPDU1CR_BASE 0xFE964600
195 #define MEDIA_AXI_VSPDU1CW_BASE 0xFE966600
196 #define MEDIA_AXI_VIN0W_BASE 0xFE966900
197 #define MEDIA_AXI_VSP0R_BASE 0xFE964D00
198 #define MEDIA_AXI_VSP0W_BASE 0xFE966D00
199 #define MEDIA_AXI_FDP0R_BASE 0xFE964D40
200 #define MEDIA_AXI_FDP0W_BASE 0xFE966D40
201 #define MEDIA_AXI_IMSR_BASE 0xFE964D80
202 #define MEDIA_AXI_IMSW_BASE 0xFE966D80
203 #define MEDIA_AXI_VSP1R_BASE 0xFE965100
204 #define MEDIA_AXI_VSP1W_BASE 0xFE967100
205 #define MEDIA_AXI_FDP1R_BASE 0xFE965140
206 #define MEDIA_AXI_FDP1W_BASE 0xFE967140
207 #define MEDIA_AXI_IMRR_BASE 0xFE965180
208 #define MEDIA_AXI_IMRW_BASE 0xFE967180
209 #define MEDIA_AXI_FDP2R_BASE 0xFE9651C0
210 #define MEDIA_AXI_FDP2W_BASE 0xFE966DC0
211 #define MEDIA_AXI_VSPD0R_BASE 0xFE965500
212 #define MEDIA_AXI_VSPD0W_BASE 0xFE967500
213 #define MEDIA_AXI_VSPD1R_BASE 0xFE965540
214 #define MEDIA_AXI_VSPD1W_BASE 0xFE967540
215 #define MEDIA_AXI_DU0R_BASE 0xFE965580
216 #define MEDIA_AXI_DU0W_BASE 0xFE967580
217 #define MEDIA_AXI_DU1R_BASE 0xFE9655C0
218 #define MEDIA_AXI_DU1W_BASE 0xFE9675C0
219 #define MEDIA_AXI_VCP0CR_BASE 0xFE965900
220 #define MEDIA_AXI_VCP0CW_BASE 0xFE967900
221 #define MEDIA_AXI_VCP0VR_BASE 0xFE965940
222 #define MEDIA_AXI_VCP0VW_BASE 0xFE967940
223 #define MEDIA_AXI_VPC0R_BASE 0xFE965980
224 #define MEDIA_AXI_VCP1CR_BASE 0xFE965D00
225 #define MEDIA_AXI_VCP1CW_BASE 0xFE967D00
226 #define MEDIA_AXI_VCP1VR_BASE 0xFE965D40
227 #define MEDIA_AXI_VCP1VW_BASE 0xFE967D40
228 #define MEDIA_AXI_VPC1R_BASE 0xFE965D80
230 #define SYS_AXI_AVBDMSCR 0xFF802000
231 #define SYS_AXI_SYX2DMSCR 0xFF802004
232 #define SYS_AXI_CC50DMSCR 0xFF802008
233 #define SYS_AXI_CC51DMSCR 0xFF80200C
234 #define SYS_AXI_CCIDMSCR 0xFF802010
235 #define SYS_AXI_CSDMSCR 0xFF802014
236 #define SYS_AXI_DDMDMSCR 0xFF802018
237 #define SYS_AXI_ETHDMSCR 0xFF80201C
238 #define SYS_AXI_G2DDMSCR 0xFF802020
239 #define SYS_AXI_IMP0DMSCR 0xFF802024
240 #define SYS_AXI_IMP1DMSCR 0xFF802028
241 #define SYS_AXI_LBSDMSCR 0xFF80202C
242 #define SYS_AXI_MMUDSDMSCR 0xFF802030
243 #define SYS_AXI_MMUMXDMSCR 0xFF802034
244 #define SYS_AXI_MMURDDMSCR 0xFF802038
245 #define SYS_AXI_MMUS0DMSCR 0xFF80203C
246 #define SYS_AXI_MMUS1DMSCR 0xFF802040
247 #define SYS_AXI_MPXDMSCR 0xFF802044
248 #define SYS_AXI_MTSB0DMSCR 0xFF802048
249 #define SYS_AXI_MTSB1DMSCR 0xFF80204C
250 #define SYS_AXI_PCIDMSCR 0xFF802050
251 #define SYS_AXI_RTXDMSCR 0xFF802054
252 #define SYS_AXI_SAT0DMSCR 0xFF802058
253 #define SYS_AXI_SAT1DMSCR 0xFF80205C
254 #define SYS_AXI_SDM0DMSCR 0xFF802060
255 #define SYS_AXI_SDM1DMSCR 0xFF802064
256 #define SYS_AXI_SDS0DMSCR 0xFF802068
257 #define SYS_AXI_SDS1DMSCR 0xFF80206C
258 #define SYS_AXI_ETRABDMSCR 0xFF802070
259 #define SYS_AXI_ETRKFDMSCR 0xFF802074
260 #define SYS_AXI_UDM0DMSCR 0xFF802078
261 #define SYS_AXI_UDM1DMSCR 0xFF80207C
262 #define SYS_AXI_USB20DMSCR 0xFF802080
263 #define SYS_AXI_USB21DMSCR 0xFF802084
264 #define SYS_AXI_USB22DMSCR 0xFF802088
265 #define SYS_AXI_USB30DMSCR 0xFF80208C
266 #define SYS_AXI_X128TO64SLVDMSCR 0xFF802100
267 #define SYS_AXI_X64TO128SLVDMSCR 0xFF802104
268 #define SYS_AXI_AVBSLVDMSCR 0xFF802108
269 #define SYS_AXI_SYX2SLVDMSCR 0xFF80210C
270 #define SYS_AXI_ETHSLVDMSCR 0xFF802110
271 #define SYS_AXI_GICSLVDMSCR 0xFF802114
272 #define SYS_AXI_IMPSLVDMSCR 0xFF802118
273 #define SYS_AXI_IMX0SLVDMSCR 0xFF80211C
274 #define SYS_AXI_IMX1SLVDMSCR 0xFF802120
275 #define SYS_AXI_IMX2SLVDMSCR 0xFF802124
276 #define SYS_AXI_LBSSLVDMSCR 0xFF802128
277 #define SYS_AXI_MMC0SLVDMSCR 0xFF80212C
278 #define SYS_AXI_MMC1SLVDMSCR 0xFF802130
279 #define SYS_AXI_MPXSLVDMSCR 0xFF802134
280 #define SYS_AXI_MTSB0SLVDMSCR 0xFF802138
281 #define SYS_AXI_MTSB1SLVDMSCR 0xFF80213C
282 #define SYS_AXI_MXTSLVDMSCR 0xFF802140
283 #define SYS_AXI_PCISLVDMSCR 0xFF802144
284 #define SYS_AXI_SYAPBSLVDMSCR 0xFF802148
285 #define SYS_AXI_QSAPBSLVDMSCR 0xFF80214C
286 #define SYS_AXI_RTXSLVDMSCR 0xFF802150
287 #define SYS_AXI_SAT0SLVDMSCR 0xFF802168
288 #define SYS_AXI_SAT1SLVDMSCR 0xFF80216C
289 #define SYS_AXI_SDAP0SLVDMSCR 0xFF802170
290 #define SYS_AXI_SDAP1SLVDMSCR 0xFF802174
291 #define SYS_AXI_SDAP2SLVDMSCR 0xFF802178
292 #define SYS_AXI_SDAP3SLVDMSCR 0xFF80217C
293 #define SYS_AXI_SGXSLVDMSCR 0xFF802180
294 #define SYS_AXI_STBSLVDMSCR 0xFF802188
295 #define SYS_AXI_STMSLVDMSCR 0xFF80218C
296 #define SYS_AXI_TSPL0SLVDMSCR 0xFF802194
297 #define SYS_AXI_TSPL1SLVDMSCR 0xFF802198
298 #define SYS_AXI_TSPL2SLVDMSCR 0xFF80219C
299 #define SYS_AXI_USB20SLVDMSCR 0xFF8021A0
300 #define SYS_AXI_USB21SLVDMSCR 0xFF8021A4
301 #define SYS_AXI_USB22SLVDMSCR 0xFF8021A8
302 #define SYS_AXI_USB30SLVDMSCR 0xFF8021AC
304 #define RT_AXI_CBMDMSCR 0xFF812000
305 #define RT_AXI_DBDMSCR 0xFF812004
306 #define RT_AXI_RDMDMSCR 0xFF812008
307 #define RT_AXI_RDSDMSCR 0xFF81200C
308 #define RT_AXI_STRDMSCR 0xFF812010
309 #define RT_AXI_SY2RTDMSCR 0xFF812014
310 #define RT_AXI_CBSSLVDMSCR 0xFF812100
311 #define RT_AXI_DBSSLVDMSCR 0xFF812104
312 #define RT_AXI_RTAP1SLVDMSCR 0xFF812108
313 #define RT_AXI_RTAP2SLVDMSCR 0xFF81210C
314 #define RT_AXI_RTAP3SLVDMSCR 0xFF812110
315 #define RT_AXI_RT2SYSLVDMSCR 0xFF812114
316 #define RT_AXI_A128TO64SLVDMSCR 0xFF812118
317 #define RT_AXI_A64TO128SLVDMSCR 0xFF81211C
318 #define RT_AXI_A64TO128CSLVDMSCR 0xFF812120
319 #define RT_AXI_UTLBRSLVDMSCR 0xFF812128
321 #define MP_AXI_ADSPDMSCR 0xFF822000
322 #define MP_AXI_ASDM0DMSCR 0xFF822004
323 #define MP_AXI_ASDM1DMSCR 0xFF822008
324 #define MP_AXI_ASDS0DMSCR 0xFF82200C
325 #define MP_AXI_ASDS1DMSCR 0xFF822010
326 #define MP_AXI_MLPDMSCR 0xFF822014
327 #define MP_AXI_MMUMPDMSCR 0xFF822018
328 #define MP_AXI_SPUDMSCR 0xFF82201C
329 #define MP_AXI_SPUCDMSCR 0xFF822020
330 #define MP_AXI_SY2MPDMSCR 0xFF822024
331 #define MP_AXI_ADSPSLVDMSCR 0xFF822100
332 #define MP_AXI_MLMSLVDMSCR 0xFF822104
333 #define MP_AXI_MPAP4SLVDMSCR 0xFF822108
334 #define MP_AXI_MPAP5SLVDMSCR 0xFF82210C
335 #define MP_AXI_MPAP6SLVDMSCR 0xFF822110
336 #define MP_AXI_MPAP7SLVDMSCR 0xFF822114
337 #define MP_AXI_MP2SYSLVDMSCR 0xFF822118
338 #define MP_AXI_MP2SY2SLVDMSCR 0xFF82211C
339 #define MP_AXI_MPXAPSLVDMSCR 0xFF822124
340 #define MP_AXI_SPUSLVDMSCR 0xFF822128
341 #define MP_AXI_UTLBMPSLVDMSCR 0xFF82212C
343 #define ADM_AXI_ASDM0DMSCR 0xFF842000
344 #define ADM_AXI_ASDM1DMSCR 0xFF842004
345 #define ADM_AXI_MPAP1SLVDMSCR 0xFF842104
346 #define ADM_AXI_MPAP2SLVDMSCR 0xFF842108
347 #define ADM_AXI_MPAP3SLVDMSCR 0xFF84210C
349 #define DM_AXI_RDMDMSCR 0xFF852000
350 #define DM_AXI_SDM0DMSCR 0xFF852004
351 #define DM_AXI_SDM1DMSCR 0xFF852008
352 #define DM_AXI_MMAP0SLVDMSCR 0xFF852100
353 #define DM_AXI_MMAP1SLVDMSCR 0xFF852104
354 #define DM_AXI_QSPAPSLVDMSCR 0xFF852108
355 #define DM_AXI_RAP4SLVDMSCR 0xFF85210C
356 #define DM_AXI_RAP5SLVDMSCR 0xFF852110
357 #define DM_AXI_SAP4SLVDMSCR 0xFF852114
358 #define DM_AXI_SAP5SLVDMSCR 0xFF852118
359 #define DM_AXI_SAP6SLVDMSCR 0xFF85211C
360 #define DM_AXI_SAP65SLVDMSCR 0xFF852120
361 #define DM_AXI_SDAP0SLVDMSCR 0xFF852124
362 #define DM_AXI_SDAP1SLVDMSCR 0xFF852128
363 #define DM_AXI_SDAP2SLVDMSCR 0xFF85212C
364 #define DM_AXI_SDAP3SLVDMSCR 0xFF852130
366 #define SYS_AXI256_SYXDMSCR 0xFF862000
367 #define SYS_AXI256_MPXDMSCR 0xFF862004
368 #define SYS_AXI256_MXIDMSCR 0xFF862008
369 #define SYS_AXI256_X128TO256SLVDMSCR 0xFF862100
370 #define SYS_AXI256_X256TO128SLVDMSCR 0xFF862104
371 #define SYS_AXI256_SYXSLVDMSCR 0xFF862108
372 #define SYS_AXI256_CCXSLVDMSCR 0xFF86210C
373 #define SYS_AXI256_S3CSLVDMSCR 0xFF862110
375 #define MXT_SYXDMSCR 0xFF872000
376 #define MXT_CMM0SLVDMSCR 0xFF872100
377 #define MXT_CMM1SLVDMSCR 0xFF872104
378 #define MXT_CMM2SLVDMSCR 0xFF872108
379 #define MXT_FDPSLVDMSCR 0xFF87210C
380 #define MXT_IMRSLVDMSCR 0xFF872110
381 #define MXT_VINSLVDMSCR 0xFF872114
382 #define MXT_VPC0SLVDMSCR 0xFF872118
383 #define MXT_VPC1SLVDMSCR 0xFF87211C
384 #define MXT_VSP0SLVDMSCR 0xFF872120
385 #define MXT_VSP1SLVDMSCR 0xFF872124
386 #define MXT_VSPD0SLVDMSCR 0xFF872128
387 #define MXT_VSPD1SLVDMSCR 0xFF87212C
388 #define MXT_MAP1SLVDMSCR 0xFF872130
389 #define MXT_MAP2SLVDMSCR 0xFF872134
391 #define CCI_AXI_MMUS0DMSCR 0xFF882000
392 #define CCI_AXI_SYX2DMSCR 0xFF882004
393 #define CCI_AXI_MMURDMSCR 0xFF882008
394 #define CCI_AXI_MMUDSDMSCR 0xFF88200C
395 #define CCI_AXI_MMUMDMSCR 0xFF882010
396 #define CCI_AXI_MXIDMSCR 0xFF882014
397 #define CCI_AXI_MMUS1DMSCR 0xFF882018
398 #define CCI_AXI_MMUMPDMSCR 0xFF88201C
399 #define CCI_AXI_DVMDMSCR 0xFF882020
400 #define CCI_AXI_CCISLVDMSCR 0xFF882100
402 #define CCI_AXI_IPMMUIDVMCR 0xFF880400
403 #define CCI_AXI_IPMMURDVMCR 0xFF880404
404 #define CCI_AXI_IPMMUS0DVMCR 0xFF880408
405 #define CCI_AXI_IPMMUS1DVMCR 0xFF88040C
406 #define CCI_AXI_IPMMUMPDVMCR 0xFF880410
407 #define CCI_AXI_IPMMUDSDVMCR 0xFF880414
408 #define CCI_AXI_AX2ADDRMASK 0xFF88041C
411 #include <asm/types.h>
414 struct r8a7791_rwdt {
415 u32 rwtcnt; /* 0x00 */
416 u32 rwtcsra; /* 0x04 */
417 u16 rwtcsrb; /* 0x08 */
421 struct r8a7791_swdt {
422 u32 swtcnt; /* 0x00 */
423 u32 swtcsra; /* 0x04 */
424 u16 swtcsrb; /* 0x08 */
428 struct r8a7791_lbsc {
437 u32 dummy0[4]; /* 0x20 .. 0x2C */
449 u32 dummy1[9]; /* 0x5C .. 0x7C */
459 u32 dummy2[3]; /* 0xA4 .. 0xAC */
462 u32 dummy3[2]; /* 0xB8 .. 0xBC */
470 u32 dummy4[5]; /* 0xDC .. 0xEC */
474 u32 dummy5[5]; /* 0xFC .. 0x10C */
478 u32 dummy6[5]; /* 0x11C .. 0x12C */
482 u32 dummy7; /* 0x13C */
485 u32 dummy8[14]; /* 0x148 .. 0x17C */
487 u32 dummy9[15]; /* 0x184 .. 0x1BC */
493 struct r8a7791_dbsc3 {
494 u32 dummy0[3]; /* 0x00 .. 0x08 */
502 u32 dummy1[2]; /* 0x28 .. 0x2C */
504 u32 dummy2[3]; /* 0x34 .. 0x3C */
508 u32 dummy3; /* 0x4C */
526 u32 dummy4[7]; /* 0x94 .. 0xAC */
528 u32 dummy5[3]; /* 0xB4 .. 0xBC */
530 u32 dummy6; /* 0xC4 */
532 u32 dummy7[5]; /* 0xCC .. 0xDC */
536 u32 dummy8[2]; /* 0xEC .. 0xF0 */
539 u32 dummy9; /* 0xFC */
541 u32 dummy10[31]; /* 0x104 .. 0x17C */
543 u32 dummy11[47]; /* 0x184 ..0x23C */
546 u32 dummy12[14]; /* 0x248 .. 0x27C */
548 u32 dummy13[3]; /* 0x284 .. 0x28C */
550 u32 dummy14[3]; /* 0x294 .. 0x29C */
552 u32 dummy15[24]; /* 0x2A4 .. 0x300 */
554 u32 dummy16[30]; /* 0x308 .. 0x37C */
563 struct r8a7791_gpio {
588 u32 dummy0; /* 0x10 */
592 u32 dummy1[2]; /* 0x20 .. 0x24 */
594 u32 dummy2; /* 0x2C */
601 struct r8a7791_s3c_qos {
614 struct r8a7791_dbsc3_qos {
624 u32 dummy0; /* 0x24 */
632 u32 dummy0[8]; /* 0x08 .. 0x24 */
634 u32 dummy1[3]; /* 0x2C .. 0x34 */
636 u32 dummy2; /* 0x3C */
641 struct r8a7791_mxi_qos {
649 struct r8a7791_axi_qos {
664 #endif /* __ASM_ARCH_R8A7791_H */