3 * NVIDIA Corporation <www.nvidia.com>
5 * SPDX-License-Identifier: GPL-2.0+
8 #ifndef _TEGRA124_GPIO_H_
9 #define _TEGRA124_GPIO_H_
12 * The Tegra124 GPIO controller has 256 GPIOS in 8 banks of 4 ports,
15 #define TEGRA_GPIO_PORTS 4 /* number of ports per bank */
16 #define TEGRA_GPIO_BANKS 8 /* number of banks */
18 #include <asm/arch-tegra/gpio.h>
20 /* GPIO Controller registers for a single bank */
21 struct gpio_ctlr_bank {
22 uint gpio_config[TEGRA_GPIO_PORTS];
23 uint gpio_dir_out[TEGRA_GPIO_PORTS];
24 uint gpio_out[TEGRA_GPIO_PORTS];
25 uint gpio_in[TEGRA_GPIO_PORTS];
26 uint gpio_int_status[TEGRA_GPIO_PORTS];
27 uint gpio_int_enable[TEGRA_GPIO_PORTS];
28 uint gpio_int_level[TEGRA_GPIO_PORTS];
29 uint gpio_int_clear[TEGRA_GPIO_PORTS];
30 uint gpio_masked_config[TEGRA_GPIO_PORTS];
31 uint gpio_masked_dir_out[TEGRA_GPIO_PORTS];
32 uint gpio_masked_out[TEGRA_GPIO_PORTS];
33 uint gpio_masked_in[TEGRA_GPIO_PORTS];
34 uint gpio_masked_int_status[TEGRA_GPIO_PORTS];
35 uint gpio_masked_int_enable[TEGRA_GPIO_PORTS];
36 uint gpio_masked_int_level[TEGRA_GPIO_PORTS];
37 uint gpio_masked_int_clear[TEGRA_GPIO_PORTS];
41 struct gpio_ctlr_bank gpio_bank[TEGRA_GPIO_BANKS];
45 GPIO_PA0 = 0, /* pin 0 */
61 GPIO_PC0, /* pin 16 */
69 GPIO_PD0, /* pin 24 */
77 GPIO_PE0, /* pin 32 */
85 GPIO_PF0, /* pin 40 */
93 GPIO_PG0, /* pin 48 */
101 GPIO_PH0, /* pin 56 */
109 GPIO_PI0, /* pin 64 */
117 GPIO_PJ0, /* pin 72 */
125 GPIO_PK0, /* pin 80 */
133 GPIO_PL0, /* pin 88 */
141 GPIO_PM0, /* pin 96 */
149 GPIO_PN0, /* pin 104 */
157 GPIO_PO0, /* pin 112 */
165 GPIO_PP0, /* pin 120 */
173 GPIO_PQ0, /* pin 128 */
181 GPIO_PR0, /* pin 136 */
189 GPIO_PS0, /* pin 144 */
197 GPIO_PT0, /* pin 152 */
205 GPIO_PU0, /* pin 160 */
213 GPIO_PV0, /* pin 168 */
221 GPIO_PW0, /* pin 176 */
229 GPIO_PX0, /* pin 184 */
237 GPIO_PY0, /* pin 192 */
245 GPIO_PZ0, /* pin 200 */
253 GPIO_PAA0, /* pin 208 */
261 GPIO_PBB0, /* pin 216 */
269 GPIO_PCC0, /* pin 224 */
277 GPIO_PDD0, /* pin 232 */
285 GPIO_PEE0, /* pin 240 */
293 GPIO_PFF0, /* pin 248 */
300 GPIO_PFF7, /* pin 255 */
303 #endif /* _TEGRA124_GPIO_H_ */