2 * Copyright (c) 2010-2012, NVIDIA CORPORATION. All rights reserved.
4 * This program is free software; you can redistribute it and/or modify it
5 * under the terms and conditions of the GNU General Public License,
6 * version 2, as published by the Free Software Foundation.
8 * This program is distributed in the hope it will be useful, but WITHOUT
9 * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
10 * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
13 * You should have received a copy of the GNU General Public License
14 * along with this program. If not, see <http://www.gnu.org/licenses/>.
17 #ifndef _TEGRA30_GPIO_H_
18 #define _TEGRA30_GPIO_H_
21 * The Tegra 3x GPIO controller has 246 GPIOS in 8 banks of 4 ports,
24 #define TEGRA_GPIO_PORTS 4 /* number of ports per bank */
25 #define TEGRA_GPIO_BANKS 8 /* number of banks */
27 #include <asm/arch-tegra/gpio.h>
29 /* GPIO Controller registers for a single bank */
30 struct gpio_ctlr_bank {
31 uint gpio_config[TEGRA_GPIO_PORTS];
32 uint gpio_dir_out[TEGRA_GPIO_PORTS];
33 uint gpio_out[TEGRA_GPIO_PORTS];
34 uint gpio_in[TEGRA_GPIO_PORTS];
35 uint gpio_int_status[TEGRA_GPIO_PORTS];
36 uint gpio_int_enable[TEGRA_GPIO_PORTS];
37 uint gpio_int_level[TEGRA_GPIO_PORTS];
38 uint gpio_int_clear[TEGRA_GPIO_PORTS];
39 uint gpio_masked_config[TEGRA_GPIO_PORTS];
40 uint gpio_masked_dir_out[TEGRA_GPIO_PORTS];
41 uint gpio_masked_out[TEGRA_GPIO_PORTS];
42 uint gpio_masked_in[TEGRA_GPIO_PORTS];
43 uint gpio_masked_int_status[TEGRA_GPIO_PORTS];
44 uint gpio_masked_int_enable[TEGRA_GPIO_PORTS];
45 uint gpio_masked_int_level[TEGRA_GPIO_PORTS];
46 uint gpio_masked_int_clear[TEGRA_GPIO_PORTS];
50 struct gpio_ctlr_bank gpio_bank[TEGRA_GPIO_BANKS];
54 GPIO_PA0 = 0, /* pin 0 */
70 GPIO_PC0, /* pin 16 */
78 GPIO_PD0, /* pin 24 */
86 GPIO_PE0, /* pin 32 */
94 GPIO_PF0, /* pin 40 */
102 GPIO_PG0, /* pin 48 */
110 GPIO_PH0, /* pin 56 */
118 GPIO_PI0, /* pin 64 */
126 GPIO_PJ0, /* pin 72 */
134 GPIO_PK0, /* pin 80 */
142 GPIO_PL0, /* pin 88 */
150 GPIO_PM0, /* pin 96 */
158 GPIO_PN0, /* pin 104 */
166 GPIO_PO0, /* pin 112 */
174 GPIO_PP0, /* pin 120 */
182 GPIO_PQ0, /* pin 128 */
190 GPIO_PR0, /* pin 136 */
198 GPIO_PS0, /* pin 144 */
206 GPIO_PT0, /* pin 152 */
214 GPIO_PU0, /* pin 160 */
222 GPIO_PV0, /* pin 168 */
230 GPIO_PW0, /* pin 176 */
238 GPIO_PX0, /* pin 184 */
246 GPIO_PY0, /* pin 192 */
254 GPIO_PZ0, /* pin 200 */
262 GPIO_PAA0, /* pin 208 */
270 GPIO_PBB0, /* pin 216 */
278 GPIO_PCC0, /* pin 224 */
286 GPIO_PDD0, /* pin 232 */
294 GPIO_PEE0, /* pin 240 */
301 GPIO_PEE7, /* pin 247 */
304 #endif /* _TEGRA30_GPIO_H_ */