git.sur5r.net Git - u-boot/blob - arch/arm/mach-sunxi/Kconfig

   1 if ARCH_SUNXI
   2
   3 config SPL_LDSCRIPT
   4         default "arch/arm/cpu/armv7/sunxi/u-boot-spl.lds" if !ARM64
   5
   6 config IDENT_STRING
   7         default " Allwinner Technology"
   8
   9 config DRAM_SUN4I
  10         bool
  11         help
  12           Select this dram controller driver for Sun4/5/7i platforms,
  13           like A10/A13/A20.
  14
  15 config DRAM_SUN6I
  16         bool
  17         help
  18           Select this dram controller driver for Sun6i platforms,
  19           like A31/A31s.
  20
  21 config DRAM_SUN8I_A23
  22         bool
  23         help
  24           Select this dram controller driver for Sun8i platforms,
  25           for A23 SOC.
  26
  27 config DRAM_SUN9I
  28         bool
  29         help
  30           Select this dram controller driver for Sun9i platforms,
  31           like A80.
  32
  33 config SUN6I_P2WI
  34         bool "Allwinner sun6i internal P2WI controller"
  35         help
  36           If you say yes to this option, support will be included for the
  37           P2WI (Push/Pull 2 Wire Interface) controller embedded in some sunxi
  38           SOCs.
  39           The P2WI looks like an SMBus controller (which supports only byte
  40           accesses), except that it only supports one slave device.
  41           This interface is used to connect to specific PMIC devices (like the
  42           AXP221).
  43
  44 config SUN6I_PRCM
  45         bool
  46         help
  47           Support for the PRCM (Power/Reset/Clock Management) unit available
  48           in A31 SoC.
  49
  50 config AXP_PMIC_BUS
  51         bool "Sunxi AXP PMIC bus access helpers"
  52         help
  53           Select this PMIC bus access helpers for Sunxi platform PRCM or other
  54           AXP family PMIC devices.
  55
  56 config SUN8I_RSB
  57         bool "Allwinner sunXi Reduced Serial Bus Driver"
  58         help
  59           Say y here to enable support for Allwinner's Reduced Serial Bus
  60           (RSB) support. This controller is responsible for communicating
  61           with various RSB based devices, such as AXP223, AXP8XX PMICs,
  62           and AC100/AC200 ICs.
  63
  64 config SUNXI_HIGH_SRAM
  65         bool
  66         default n
  67         ---help---
  68         Older Allwinner SoCs have their mask boot ROM mapped just below 4GB,
  69         with the first SRAM region being located at address 0.
  70         Some newer SoCs map the boot ROM at address 0 instead and move the
  71         SRAM to 64KB, just behind the mask ROM.
  72         Chips using the latter setup are supposed to select this option to
  73         adjust the addresses accordingly.
  74
  75 # Note only one of these may be selected at a time! But hidden choices are
  76 # not supported by Kconfig
  77 config SUNXI_GEN_SUN4I
  78         bool
  79         ---help---
  80         Select this for sunxi SoCs which have resets and clocks set up
  81         as the original A10 (mach-sun4i).
  82
  83 config SUNXI_GEN_SUN6I
  84         bool
  85         ---help---
  86         Select this for sunxi SoCs which have sun6i like periphery, like
  87         separate ahb reset control registers, custom pmic bus, new style
  88         watchdog, etc.
  89
  90 config SUNXI_DRAM_DW
  91         bool
  92         ---help---
  93         Select this for sunxi SoCs which uses a DRAM controller like the
  94         DesignWare controller used in H3, mainly SoCs after H3, which do
  95         not have official open-source DRAM initialization code, but can
  96         use modified H3 DRAM initialization code.
  97
  98 if SUNXI_DRAM_DW
  99 config SUNXI_DRAM_DW_16BIT
 100         bool
 101         ---help---
 102         Select this for sunxi SoCs with DesignWare DRAM controller and
 103         have only 16-bit memory buswidth.
 104
 105 config SUNXI_DRAM_DW_32BIT
 106         bool
 107         ---help---
 108         Select this for sunxi SoCs with DesignWare DRAM controller with
 109         32-bit memory buswidth.
 110 endif
 111
 112 config MACH_SUNXI_H3_H5
 113         bool
 114         select DM_I2C
 115         select SUNXI_DE2
 116         select SUNXI_DRAM_DW
 117         select SUNXI_DRAM_DW_32BIT
 118         select SUNXI_GEN_SUN6I
 119         select SUPPORT_SPL
 120
 121 choice
 122         prompt "Sunxi SoC Variant"
 123         optional
 124
 125 config MACH_SUN4I
 126         bool "sun4i (Allwinner A10)"
 127         select CPU_V7
 128         select ARM_CORTEX_CPU_IS_UP
 129         select DRAM_SUN4I
 130         select SUNXI_GEN_SUN4I
 131         select SUPPORT_SPL
 132
 133 config MACH_SUN5I
 134         bool "sun5i (Allwinner A13)"
 135         select CPU_V7
 136         select ARM_CORTEX_CPU_IS_UP
 137         select DRAM_SUN4I
 138         select SUNXI_GEN_SUN4I
 139         select SUPPORT_SPL
 140         imply CONS_INDEX_2 if !DM_SERIAL
 141
 142 config MACH_SUN6I
 143         bool "sun6i (Allwinner A31)"
 144         select CPU_V7
 145         select CPU_V7_HAS_NONSEC
 146         select CPU_V7_HAS_VIRT
 147         select ARCH_SUPPORT_PSCI
 148         select DRAM_SUN6I
 149         select SUN6I_P2WI
 150         select SUN6I_PRCM
 151         select SUNXI_GEN_SUN6I
 152         select SUPPORT_SPL
 153         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 154
 155 config MACH_SUN7I
 156         bool "sun7i (Allwinner A20)"
 157         select CPU_V7
 158         select CPU_V7_HAS_NONSEC
 159         select CPU_V7_HAS_VIRT
 160         select ARCH_SUPPORT_PSCI
 161         select DRAM_SUN4I
 162         select SUNXI_GEN_SUN4I
 163         select SUPPORT_SPL
 164         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 165
 166 config MACH_SUN8I_A23
 167         bool "sun8i (Allwinner A23)"
 168         select CPU_V7
 169         select CPU_V7_HAS_NONSEC
 170         select CPU_V7_HAS_VIRT
 171         select ARCH_SUPPORT_PSCI
 172         select DRAM_SUN8I_A23
 173         select SUNXI_GEN_SUN6I
 174         select SUPPORT_SPL
 175         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 176         imply CONS_INDEX_5 if !DM_SERIAL
 177
 178 config MACH_SUN8I_A33
 179         bool "sun8i (Allwinner A33)"
 180         select CPU_V7
 181         select CPU_V7_HAS_NONSEC
 182         select CPU_V7_HAS_VIRT
 183         select ARCH_SUPPORT_PSCI
 184         select SUNXI_GEN_SUN6I
 185         select SUPPORT_SPL
 186         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 187         imply CONS_INDEX_5 if !DM_SERIAL
 188
 189 config MACH_SUN8I_A83T
 190         bool "sun8i (Allwinner A83T)"
 191         select CPU_V7
 192         select SUNXI_GEN_SUN6I
 193         select MMC_SUNXI_HAS_NEW_MODE
 194         select SUPPORT_SPL
 195
 196 config MACH_SUN8I_H3
 197         bool "sun8i (Allwinner H3)"
 198         select CPU_V7
 199         select CPU_V7_HAS_NONSEC
 200         select CPU_V7_HAS_VIRT
 201         select ARCH_SUPPORT_PSCI
 202         select MACH_SUNXI_H3_H5
 203         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 204
 205 config MACH_SUN8I_R40
 206         bool "sun8i (Allwinner R40)"
 207         select CPU_V7
 208         select CPU_V7_HAS_NONSEC
 209         select CPU_V7_HAS_VIRT
 210         select ARCH_SUPPORT_PSCI
 211         select SUNXI_GEN_SUN6I
 212         select SUPPORT_SPL
 213         select SUNXI_DRAM_DW
 214         select SUNXI_DRAM_DW_32BIT
 215
 216 config MACH_SUN8I_V3S
 217         bool "sun8i (Allwinner V3s)"
 218         select CPU_V7
 219         select CPU_V7_HAS_NONSEC
 220         select CPU_V7_HAS_VIRT
 221         select ARCH_SUPPORT_PSCI
 222         select SUNXI_GEN_SUN6I
 223         select SUNXI_DRAM_DW
 224         select SUNXI_DRAM_DW_16BIT
 225         select SUPPORT_SPL
 226         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 227
 228 config MACH_SUN9I
 229         bool "sun9i (Allwinner A80)"
 230         select CPU_V7
 231         select DRAM_SUN9I
 232         select SUN6I_PRCM
 233         select SUNXI_HIGH_SRAM
 234         select SUNXI_GEN_SUN6I
 235         select SUN8I_RSB
 236         select SUPPORT_SPL
 237
 238 config MACH_SUN50I
 239         bool "sun50i (Allwinner A64)"
 240         select ARM64
 241         select DM_I2C
 242         select SUNXI_DE2
 243         select SUNXI_GEN_SUN6I
 244         select SUNXI_HIGH_SRAM
 245         select SUPPORT_SPL
 246         select SUNXI_DRAM_DW
 247         select SUNXI_DRAM_DW_32BIT
 248         select FIT
 249         select SPL_LOAD_FIT
 250
 251 config MACH_SUN50I_H5
 252         bool "sun50i (Allwinner H5)"
 253         select ARM64
 254         select MACH_SUNXI_H3_H5
 255         select SUNXI_HIGH_SRAM
 256         select FIT
 257         select SPL_LOAD_FIT
 258
 259 endchoice
 260
 261 # The sun8i SoCs share a lot, this helps to avoid a lot of "if A23 || A33"
 262 config MACH_SUN8I
 263         bool
 264         select SUN8I_RSB
 265         select SUN6I_PRCM
 266         default y if MACH_SUN8I_A23
 267         default y if MACH_SUN8I_A33
 268         default y if MACH_SUN8I_A83T
 269         default y if MACH_SUNXI_H3_H5
 270         default y if MACH_SUN8I_R40
 271         default y if MACH_SUN8I_V3S
 272
 273 config RESERVE_ALLWINNER_BOOT0_HEADER
 274         bool "reserve space for Allwinner boot0 header"
 275         select ENABLE_ARM_SOC_BOOT0_HOOK
 276         ---help---
 277         Prepend a 1536 byte (empty) header to the U-Boot image file, to be
 278         filled with magic values post build. The Allwinner provided boot0
 279         blob relies on this information to load and execute U-Boot.
 280         Only needed on 64-bit Allwinner boards so far when using boot0.
 281
 282 config ARM_BOOT_HOOK_RMR
 283         bool
 284         depends on ARM64
 285         default y
 286         select ENABLE_ARM_SOC_BOOT0_HOOK
 287         ---help---
 288         Insert some ARM32 code at the very beginning of the U-Boot binary
 289         which uses an RMR register write to bring the core into AArch64 mode.
 290         The very first instruction acts as a switch, since it's carefully
 291         chosen to be a NOP in one mode and a branch in the other, so the
 292         code would only be executed if not already in AArch64.
 293         This allows both the SPL and the U-Boot proper to be entered in
 294         either mode and switch to AArch64 if needed.
 295
 296 if SUNXI_DRAM_DW
 297 config SUNXI_DRAM_DDR3
 298         bool
 299
 300 config SUNXI_DRAM_DDR2
 301         bool
 302
 303 config SUNXI_DRAM_LPDDR3
 304         bool
 305
 306 choice
 307         prompt "DRAM Type and Timing"
 308         default SUNXI_DRAM_DDR3_1333 if !MACH_SUN8I_V3S
 309         default SUNXI_DRAM_DDR2_V3S if MACH_SUN8I_V3S
 310
 311 config SUNXI_DRAM_DDR3_1333
 312         bool "DDR3 1333"
 313         select SUNXI_DRAM_DDR3
 314         depends on !MACH_SUN8I_V3S
 315         ---help---
 316         This option is the original only supported memory type, which suits
 317         many H3/H5/A64 boards available now.
 318
 319 config SUNXI_DRAM_LPDDR3_STOCK
 320         bool "LPDDR3 with Allwinner stock configuration"
 321         select SUNXI_DRAM_LPDDR3
 322         ---help---
 323         This option is the LPDDR3 timing used by the stock boot0 by
 324         Allwinner.
 325
 326 config SUNXI_DRAM_DDR2_V3S
 327         bool "DDR2 found in V3s chip"
 328         select SUNXI_DRAM_DDR2
 329         depends on MACH_SUN8I_V3S
 330         ---help---
 331         This option is only for the DDR2 memory chip which is co-packaged in
 332         Allwinner V3s SoC.
 333
 334 endchoice
 335 endif
 336
 337 config DRAM_TYPE
 338         int "sunxi dram type"
 339         depends on MACH_SUN8I_A83T
 340         default 3
 341         ---help---
 342         Set the dram type, 3: DDR3, 7: LPDDR3
 343
 344 config DRAM_CLK
 345         int "sunxi dram clock speed"
 346         default 792 if MACH_SUN9I
 347         default 648 if MACH_SUN8I_R40
 348         default 312 if MACH_SUN6I || MACH_SUN8I
 349         default 360 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || \
 350                        MACH_SUN8I_V3S
 351         default 672 if MACH_SUN50I
 352         ---help---
 353         Set the dram clock speed, valid range 240 - 480 (prior to sun9i),
 354         must be a multiple of 24. For the sun9i (A80), the tested values
 355         (for DDR3-1600) are 312 to 792.
 356
 357 if MACH_SUN5I || MACH_SUN7I
 358 config DRAM_MBUS_CLK
 359         int "sunxi mbus clock speed"
 360         default 300
 361         ---help---
 362         Set the mbus clock speed. The maximum on sun5i hardware is 300MHz.
 363
 364 endif
 365
 366 config DRAM_ZQ
 367         int "sunxi dram zq value"
 368         default 123 if MACH_SUN4I || MACH_SUN5I || MACH_SUN6I || MACH_SUN8I
 369         default 127 if MACH_SUN7I
 370         default 14779 if MACH_SUN8I_V3S
 371         default 3881979 if MACH_SUN8I_R40
 372         default 4145117 if MACH_SUN9I
 373         default 3881915 if MACH_SUN50I
 374         ---help---
 375         Set the dram zq value.
 376
 377 config DRAM_ODT_EN
 378         bool "sunxi dram odt enable"
 379         default n if !MACH_SUN8I_A23
 380         default y if MACH_SUN8I_A23
 381         default y if MACH_SUN8I_R40
 382         default y if MACH_SUN50I
 383         ---help---
 384         Select this to enable dram odt (on die termination).
 385
 386 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 387 config DRAM_EMR1
 388         int "sunxi dram emr1 value"
 389         default 0 if MACH_SUN4I
 390         default 4 if MACH_SUN5I || MACH_SUN7I
 391         ---help---
 392         Set the dram controller emr1 value.
 393
 394 config DRAM_TPR3
 395         hex "sunxi dram tpr3 value"
 396         default 0
 397         ---help---
 398         Set the dram controller tpr3 parameter. This parameter configures
 399         the delay on the command lane and also phase shifts, which are
 400         applied for sampling incoming read data. The default value 0
 401         means that no phase/delay adjustments are necessary. Properly
 402         configuring this parameter increases reliability at high DRAM
 403         clock speeds.
 404
 405 config DRAM_DQS_GATING_DELAY
 406         hex "sunxi dram dqs_gating_delay value"
 407         default 0
 408         ---help---
 409         Set the dram controller dqs_gating_delay parmeter. Each byte
 410         encodes the DQS gating delay for each byte lane. The delay
 411         granularity is 1/4 cycle. For example, the value 0x05060606
 412         means that the delay is 5 quarter-cycles for one lane (1.25
 413         cycles) and 6 quarter-cycles (1.5 cycles) for 3 other lanes.
 414         The default value 0 means autodetection. The results of hardware
 415         autodetection are not very reliable and depend on the chip
 416         temperature (sometimes producing different results on cold start
 417         and warm reboot). But the accuracy of hardware autodetection
 418         is usually good enough, unless running at really high DRAM
 419         clocks speeds (up to 600MHz). If unsure, keep as 0.
 420
 421 choice
 422         prompt "sunxi dram timings"
 423         default DRAM_TIMINGS_VENDOR_MAGIC
 424         ---help---
 425         Select the timings of the DDR3 chips.
 426
 427 config DRAM_TIMINGS_VENDOR_MAGIC
 428         bool "Magic vendor timings from Android"
 429         ---help---
 430         The same DRAM timings as in the Allwinner boot0 bootloader.
 431
 432 config DRAM_TIMINGS_DDR3_1066F_1333H
 433         bool "JEDEC DDR3-1333H with down binning to DDR3-1066F"
 434         ---help---
 435         Use the timings of the standard JEDEC DDR3-1066F speed bin for
 436         DRAM_CLK <= 533MHz and the timings of the DDR3-1333H speed bin
 437         for DRAM_CLK > 533MHz. This covers the majority of DDR3 chips
 438         used in Allwinner A10/A13/A20 devices. In the case of DDR3-1333
 439         or DDR3-1600 chips, be sure to check the DRAM datasheet to confirm
 440         that down binning to DDR3-1066F is supported (because DDR3-1066F
 441         uses a bit faster timings than DDR3-1333H).
 442
 443 config DRAM_TIMINGS_DDR3_800E_1066G_1333J
 444         bool "JEDEC DDR3-800E / DDR3-1066G / DDR3-1333J"
 445         ---help---
 446         Use the timings of the slowest possible JEDEC speed bin for the
 447         selected DRAM_CLK. Depending on the DRAM_CLK value, it may be
 448         DDR3-800E, DDR3-1066G or DDR3-1333J.
 449
 450 endchoice
 451
 452 endif
 453
 454 if MACH_SUN8I_A23
 455 config DRAM_ODT_CORRECTION
 456         int "sunxi dram odt correction value"
 457         default 0
 458         ---help---
 459         Set the dram odt correction value (range -255 - 255). In allwinner
 460         fex files, this option is found in bits 8-15 of the u32 odt_en variable
 461         in the [dram] section. When bit 31 of the odt_en variable is set
 462         then the correction is negative. Usually the value for this is 0.
 463 endif
 464
 465 config SYS_CLK_FREQ
 466         default 1008000000 if MACH_SUN4I
 467         default 1008000000 if MACH_SUN5I
 468         default 1008000000 if MACH_SUN6I
 469         default 912000000 if MACH_SUN7I
 470         default 816000000 if MACH_SUN50I || MACH_SUN50I_H5
 471         default 1008000000 if MACH_SUN8I
 472         default 1008000000 if MACH_SUN9I
 473
 474 config SYS_CONFIG_NAME
 475         default "sun4i" if MACH_SUN4I
 476         default "sun5i" if MACH_SUN5I
 477         default "sun6i" if MACH_SUN6I
 478         default "sun7i" if MACH_SUN7I
 479         default "sun8i" if MACH_SUN8I
 480         default "sun9i" if MACH_SUN9I
 481         default "sun50i" if MACH_SUN50I
 482
 483 config SYS_BOARD
 484         default "sunxi"
 485
 486 config SYS_SOC
 487         default "sunxi"
 488
 489 config UART0_PORT_F
 490         bool "UART0 on MicroSD breakout board"
 491         default n
 492         ---help---
 493         Repurpose the SD card slot for getting access to the UART0 serial
 494         console. Primarily useful only for low level u-boot debugging on
 495         tablets, where normal UART0 is difficult to access and requires
 496         device disassembly and/or soldering. As the SD card can't be used
 497         at the same time, the system can be only booted in the FEL mode.
 498         Only enable this if you really know what you are doing.
 499
 500 config OLD_SUNXI_KERNEL_COMPAT
 501         bool "Enable workarounds for booting old kernels"
 502         default n
 503         ---help---
 504         Set this to enable various workarounds for old kernels, this results in
 505         sub-optimal settings for newer kernels, only enable if needed.
 506
 507 config MACPWR
 508         string "MAC power pin"
 509         default ""
 510         help
 511           Set the pin used to power the MAC. This takes a string in the format
 512           understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 513
 514 config MMC0_CD_PIN
 515         string "Card detect pin for mmc0"
 516         default "PF6" if MACH_SUN8I_A83T || MACH_SUNXI_H3_H5 || MACH_SUN50I
 517         default ""
 518         ---help---
 519         Set the card detect pin for mmc0, leave empty to not use cd. This
 520         takes a string in the format understood by sunxi_name_to_gpio, e.g.
 521         PH1 for pin 1 of port H.
 522
 523 config MMC1_CD_PIN
 524         string "Card detect pin for mmc1"
 525         default ""
 526         ---help---
 527         See MMC0_CD_PIN help text.
 528
 529 config MMC2_CD_PIN
 530         string "Card detect pin for mmc2"
 531         default ""
 532         ---help---
 533         See MMC0_CD_PIN help text.
 534
 535 config MMC3_CD_PIN
 536         string "Card detect pin for mmc3"
 537         default ""
 538         ---help---
 539         See MMC0_CD_PIN help text.
 540
 541 config MMC1_PINS
 542         string "Pins for mmc1"
 543         default ""
 544         ---help---
 545         Set the pins used for mmc1, when applicable. This takes a string in the
 546         format understood by sunxi_name_to_gpio_bank, e.g. PH for port H.
 547
 548 config MMC2_PINS
 549         string "Pins for mmc2"
 550         default ""
 551         ---help---
 552         See MMC1_PINS help text.
 553
 554 config MMC3_PINS
 555         string "Pins for mmc3"
 556         default ""
 557         ---help---
 558         See MMC1_PINS help text.
 559
 560 config MMC_SUNXI_SLOT_EXTRA
 561         int "mmc extra slot number"
 562         default -1
 563         ---help---
 564         sunxi builds always enable mmc0, some boards also have a second sdcard
 565         slot or emmc on mmc1 - mmc3. Setting this to 1, 2 or 3 will enable
 566         support for this.
 567
 568 config INITIAL_USB_SCAN_DELAY
 569         int "delay initial usb scan by x ms to allow builtin devices to init"
 570         default 0
 571         ---help---
 572         Some boards have on board usb devices which need longer than the
 573         USB spec's 1 second to connect from board powerup. Set this config
 574         option to a non 0 value to add an extra delay before the first usb
 575         bus scan.
 576
 577 config USB0_VBUS_PIN
 578         string "Vbus enable pin for usb0 (otg)"
 579         default ""
 580         ---help---
 581         Set the Vbus enable pin for usb0 (otg). This takes a string in the
 582         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 583
 584 config USB0_VBUS_DET
 585         string "Vbus detect pin for usb0 (otg)"
 586         default ""
 587         ---help---
 588         Set the Vbus detect pin for usb0 (otg). This takes a string in the
 589         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 590
 591 config USB0_ID_DET
 592         string "ID detect pin for usb0 (otg)"
 593         default ""
 594         ---help---
 595         Set the ID detect pin for usb0 (otg). This takes a string in the
 596         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 597
 598 config USB1_VBUS_PIN
 599         string "Vbus enable pin for usb1 (ehci0)"
 600         default "PH6" if MACH_SUN4I || MACH_SUN7I
 601         default "PH27" if MACH_SUN6I
 602         ---help---
 603         Set the Vbus enable pin for usb1 (ehci0, usb0 is the otg). This takes
 604         a string in the format understood by sunxi_name_to_gpio, e.g.
 605         PH1 for pin 1 of port H.
 606
 607 config USB2_VBUS_PIN
 608         string "Vbus enable pin for usb2 (ehci1)"
 609         default "PH3" if MACH_SUN4I || MACH_SUN7I
 610         default "PH24" if MACH_SUN6I
 611         ---help---
 612         See USB1_VBUS_PIN help text.
 613
 614 config USB3_VBUS_PIN
 615         string "Vbus enable pin for usb3 (ehci2)"
 616         default ""
 617         ---help---
 618         See USB1_VBUS_PIN help text.
 619
 620 config I2C0_ENABLE
 621         bool "Enable I2C/TWI controller 0"
 622         default y if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || MACH_SUN8I_R40
 623         default n if MACH_SUN6I || MACH_SUN8I
 624         select CMD_I2C
 625         ---help---
 626         This allows enabling I2C/TWI controller 0 by muxing its pins, enabling
 627         its clock and setting up the bus. This is especially useful on devices
 628         with slaves connected to the bus or with pins exposed through e.g. an
 629         expansion port/header.
 630
 631 config I2C1_ENABLE
 632         bool "Enable I2C/TWI controller 1"
 633         default n
 634         select CMD_I2C
 635         ---help---
 636         See I2C0_ENABLE help text.
 637
 638 config I2C2_ENABLE
 639         bool "Enable I2C/TWI controller 2"
 640         default n
 641         select CMD_I2C
 642         ---help---
 643         See I2C0_ENABLE help text.
 644
 645 if MACH_SUN6I || MACH_SUN7I
 646 config I2C3_ENABLE
 647         bool "Enable I2C/TWI controller 3"
 648         default n
 649         select CMD_I2C
 650         ---help---
 651         See I2C0_ENABLE help text.
 652 endif
 653
 654 if SUNXI_GEN_SUN6I
 655 config R_I2C_ENABLE
 656         bool "Enable the PRCM I2C/TWI controller"
 657         # This is used for the pmic on H3
 658         default y if SY8106A_POWER
 659         select CMD_I2C
 660         ---help---
 661         Set this to y to enable the I2C controller which is part of the PRCM.
 662 endif
 663
 664 if MACH_SUN7I
 665 config I2C4_ENABLE
 666         bool "Enable I2C/TWI controller 4"
 667         default n
 668         select CMD_I2C
 669         ---help---
 670         See I2C0_ENABLE help text.
 671 endif
 672
 673 config AXP_GPIO
 674         bool "Enable support for gpio-s on axp PMICs"
 675         default n
 676         ---help---
 677         Say Y here to enable support for the gpio pins of the axp PMIC ICs.
 678
 679 config VIDEO_SUNXI
 680         bool "Enable graphical uboot console on HDMI, LCD or VGA"
 681         depends on !MACH_SUN8I_A83T
 682         depends on !MACH_SUNXI_H3_H5
 683         depends on !MACH_SUN8I_R40
 684         depends on !MACH_SUN8I_V3S
 685         depends on !MACH_SUN9I
 686         depends on !MACH_SUN50I
 687         select VIDEO
 688         imply VIDEO_DT_SIMPLEFB
 689         default y
 690         ---help---
 691         Say Y here to add support for using a cfb console on the HDMI, LCD
 692         or VGA output found on most sunxi devices. See doc/README.video for
 693         info on how to select the video output and mode.
 694
 695 config VIDEO_HDMI
 696         bool "HDMI output support"
 697         depends on VIDEO_SUNXI && !MACH_SUN8I
 698         default y
 699         ---help---
 700         Say Y here to add support for outputting video over HDMI.
 701
 702 config VIDEO_VGA
 703         bool "VGA output support"
 704         depends on VIDEO_SUNXI && (MACH_SUN4I || MACH_SUN7I)
 705         default n
 706         ---help---
 707         Say Y here to add support for outputting video over VGA.
 708
 709 config VIDEO_VGA_VIA_LCD
 710         bool "VGA via LCD controller support"
 711         depends on VIDEO_SUNXI && (MACH_SUN5I || MACH_SUN6I || MACH_SUN8I)
 712         default n
 713         ---help---
 714         Say Y here to add support for external DACs connected to the parallel
 715         LCD interface driving a VGA connector, such as found on the
 716         Olimex A13 boards.
 717
 718 config VIDEO_VGA_VIA_LCD_FORCE_SYNC_ACTIVE_HIGH
 719         bool "Force sync active high for VGA via LCD controller support"
 720         depends on VIDEO_VGA_VIA_LCD
 721         default n
 722         ---help---
 723         Say Y here if you've a board which uses opendrain drivers for the vga
 724         hsync and vsync signals. Opendrain drivers cannot generate steep enough
 725         positive edges for a stable video output, so on boards with opendrain
 726         drivers the sync signals must always be active high.
 727
 728 config VIDEO_VGA_EXTERNAL_DAC_EN
 729         string "LCD panel power enable pin"
 730         depends on VIDEO_VGA_VIA_LCD
 731         default ""
 732         ---help---
 733         Set the enable pin for the external VGA DAC. This takes a string in the
 734         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 735
 736 config VIDEO_COMPOSITE
 737         bool "Composite video output support"
 738         depends on VIDEO_SUNXI && (MACH_SUN4I || MACH_SUN5I || MACH_SUN7I)
 739         default n
 740         ---help---
 741         Say Y here to add support for outputting composite video.
 742
 743 config VIDEO_LCD_MODE
 744         string "LCD panel timing details"
 745         depends on VIDEO_SUNXI
 746         default ""
 747         ---help---
 748         LCD panel timing details string, leave empty if there is no LCD panel.
 749         This is in drivers/video/videomodes.c: video_get_params() format, e.g.
 750         x:800,y:480,depth:18,pclk_khz:33000,le:16,ri:209,up:22,lo:22,hs:30,vs:1,sync:0,vmode:0
 751         Also see: http://linux-sunxi.org/LCD
 752
 753 config VIDEO_LCD_DCLK_PHASE
 754         int "LCD panel display clock phase"
 755         depends on VIDEO_SUNXI || DM_VIDEO
 756         default 1
 757         ---help---
 758         Select LCD panel display clock phase shift, range 0-3.
 759
 760 config VIDEO_LCD_POWER
 761         string "LCD panel power enable pin"
 762         depends on VIDEO_SUNXI
 763         default ""
 764         ---help---
 765         Set the power enable pin for the LCD panel. This takes a string in the
 766         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 767
 768 config VIDEO_LCD_RESET
 769         string "LCD panel reset pin"
 770         depends on VIDEO_SUNXI
 771         default ""
 772         ---help---
 773         Set the reset pin for the LCD panel. This takes a string in the format
 774         understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 775
 776 config VIDEO_LCD_BL_EN
 777         string "LCD panel backlight enable pin"
 778         depends on VIDEO_SUNXI
 779         default ""
 780         ---help---
 781         Set the backlight enable pin for the LCD panel. This takes a string in the
 782         the format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 783         port H.
 784
 785 config VIDEO_LCD_BL_PWM
 786         string "LCD panel backlight pwm pin"
 787         depends on VIDEO_SUNXI
 788         default ""
 789         ---help---
 790         Set the backlight pwm pin for the LCD panel. This takes a string in the
 791         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 792
 793 config VIDEO_LCD_BL_PWM_ACTIVE_LOW
 794         bool "LCD panel backlight pwm is inverted"
 795         depends on VIDEO_SUNXI
 796         default y
 797         ---help---
 798         Set this if the backlight pwm output is active low.
 799
 800 config VIDEO_LCD_PANEL_I2C
 801         bool "LCD panel needs to be configured via i2c"
 802         depends on VIDEO_SUNXI
 803         default n
 804         select CMD_I2C
 805         ---help---
 806         Say y here if the LCD panel needs to be configured via i2c. This
 807         will add a bitbang i2c controller using gpios to talk to the LCD.
 808
 809 config VIDEO_LCD_PANEL_I2C_SDA
 810         string "LCD panel i2c interface SDA pin"
 811         depends on VIDEO_LCD_PANEL_I2C
 812         default "PG12"
 813         ---help---
 814         Set the SDA pin for the LCD i2c interface. This takes a string in the
 815         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 816
 817 config VIDEO_LCD_PANEL_I2C_SCL
 818         string "LCD panel i2c interface SCL pin"
 819         depends on VIDEO_LCD_PANEL_I2C
 820         default "PG10"
 821         ---help---
 822         Set the SCL pin for the LCD i2c interface. This takes a string in the
 823         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 824
 825
 826 # Note only one of these may be selected at a time! But hidden choices are
 827 # not supported by Kconfig
 828 config VIDEO_LCD_IF_PARALLEL
 829         bool
 830
 831 config VIDEO_LCD_IF_LVDS
 832         bool
 833
 834 config SUNXI_DE2
 835         bool
 836         default n
 837
 838 config VIDEO_DE2
 839         bool "Display Engine 2 video driver"
 840         depends on SUNXI_DE2
 841         select DM_VIDEO
 842         select DISPLAY
 843         imply VIDEO_DT_SIMPLEFB
 844         default y
 845         ---help---
 846         Say y here if you want to build DE2 video driver which is present on
 847         newer SoCs. Currently only HDMI output is supported.
 848
 849
 850 choice
 851         prompt "LCD panel support"
 852         depends on VIDEO_SUNXI
 853         ---help---
 854         Select which type of LCD panel to support.
 855
 856 config VIDEO_LCD_PANEL_PARALLEL
 857         bool "Generic parallel interface LCD panel"
 858         select VIDEO_LCD_IF_PARALLEL
 859
 860 config VIDEO_LCD_PANEL_LVDS
 861         bool "Generic lvds interface LCD panel"
 862         select VIDEO_LCD_IF_LVDS
 863
 864 config VIDEO_LCD_PANEL_MIPI_4_LANE_513_MBPS_VIA_SSD2828
 865         bool "MIPI 4-lane, 513Mbps LCD panel via SSD2828 bridge chip"
 866         select VIDEO_LCD_SSD2828
 867         select VIDEO_LCD_IF_PARALLEL
 868         ---help---
 869         7.85" 768x1024 LCD panels, such as LG LP079X01 or AUO B079XAN01.0
 870
 871 config VIDEO_LCD_PANEL_EDP_4_LANE_1620M_VIA_ANX9804
 872         bool "eDP 4-lane, 1.62G LCD panel via ANX9804 bridge chip"
 873         select VIDEO_LCD_ANX9804
 874         select VIDEO_LCD_IF_PARALLEL
 875         select VIDEO_LCD_PANEL_I2C
 876         ---help---
 877         Select this for eDP LCD panels with 4 lanes running at 1.62G,
 878         connected via an ANX9804 bridge chip.
 879
 880 config VIDEO_LCD_PANEL_HITACHI_TX18D42VM
 881         bool "Hitachi tx18d42vm LCD panel"
 882         select VIDEO_LCD_HITACHI_TX18D42VM
 883         select VIDEO_LCD_IF_LVDS
 884         ---help---
 885         7.85" 1024x768 Hitachi tx18d42vm LCD panel support
 886
 887 config VIDEO_LCD_TL059WV5C0
 888         bool "tl059wv5c0 LCD panel"
 889         select VIDEO_LCD_PANEL_I2C
 890         select VIDEO_LCD_IF_PARALLEL
 891         ---help---
 892         6" 480x800 tl059wv5c0 panel support, as used on the Utoo P66 and
 893         Aigo M60/M608/M606 tablets.
 894
 895 endchoice
 896
 897 config SATAPWR
 898         string "SATA power pin"
 899         default ""
 900         help
 901           Set the pins used to power the SATA. This takes a string in the
 902           format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 903           port H.
 904
 905 config GMAC_TX_DELAY
 906         int "GMAC Transmit Clock Delay Chain"
 907         default 0
 908         ---help---
 909         Set the GMAC Transmit Clock Delay Chain value.
 910
 911 config SPL_STACK_R_ADDR
 912         default 0x4fe00000 if MACH_SUN4I
 913         default 0x4fe00000 if MACH_SUN5I
 914         default 0x4fe00000 if MACH_SUN6I
 915         default 0x4fe00000 if MACH_SUN7I
 916         default 0x4fe00000 if MACH_SUN8I
 917         default 0x2fe00000 if MACH_SUN9I
 918         default 0x4fe00000 if MACH_SUN50I
 919
 920 config SPL_SPI_SUNXI
 921         bool "Support for SPI Flash on Allwinner SoCs in SPL"
 922         depends on MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || MACH_SUNXI_H3_H5 || MACH_SUN50I
 923         help
 924           Enable support for SPI Flash. This option allows SPL to read from
 925           sunxi SPI Flash. It uses the same method as the boot ROM, so does
 926           not need any extra configuration.
 927
 928 endif