git.sur5r.net Git - u-boot/blob - arch/arm/mach-sunxi/Kconfig

   1 if ARCH_SUNXI
   2
   3 config IDENT_STRING
   4         default " Allwinner Technology"
   5
   6 config SUNXI_HIGH_SRAM
   7         bool
   8         default n
   9         ---help---
  10         Older Allwinner SoCs have their mask boot ROM mapped just below 4GB,
  11         with the first SRAM region being located at address 0.
  12         Some newer SoCs map the boot ROM at address 0 instead and move the
  13         SRAM to 64KB, just behind the mask ROM.
  14         Chips using the latter setup are supposed to select this option to
  15         adjust the addresses accordingly.
  16
  17 # Note only one of these may be selected at a time! But hidden choices are
  18 # not supported by Kconfig
  19 config SUNXI_GEN_SUN4I
  20         bool
  21         ---help---
  22         Select this for sunxi SoCs which have resets and clocks set up
  23         as the original A10 (mach-sun4i).
  24
  25 config SUNXI_GEN_SUN6I
  26         bool
  27         ---help---
  28         Select this for sunxi SoCs which have sun6i like periphery, like
  29         separate ahb reset control registers, custom pmic bus, new style
  30         watchdog, etc.
  31
  32 config SUNXI_DRAM_DW
  33         bool
  34         ---help---
  35         Select this for sunxi SoCs which uses a DRAM controller like the
  36         DesignWare controller used in H3, mainly SoCs after H3, which do
  37         not have official open-source DRAM initialization code, but can
  38         use modified H3 DRAM initialization code.
  39
  40 if SUNXI_DRAM_DW
  41 config SUNXI_DRAM_DW_16BIT
  42         bool
  43         ---help---
  44         Select this for sunxi SoCs with DesignWare DRAM controller and
  45         have only 16-bit memory buswidth.
  46
  47 config SUNXI_DRAM_DW_32BIT
  48         bool
  49         ---help---
  50         Select this for sunxi SoCs with DesignWare DRAM controller with
  51         32-bit memory buswidth.
  52 endif
  53
  54 config MACH_SUNXI_H3_H5
  55         bool
  56         select DM_I2C
  57         select SUNXI_DE2
  58         select SUNXI_DRAM_DW
  59         select SUNXI_DRAM_DW_32BIT
  60         select SUNXI_GEN_SUN6I
  61         select SUPPORT_SPL
  62
  63 choice
  64         prompt "Sunxi SoC Variant"
  65         optional
  66
  67 config MACH_SUN4I
  68         bool "sun4i (Allwinner A10)"
  69         select CPU_V7
  70         select ARM_CORTEX_CPU_IS_UP
  71         select SUNXI_GEN_SUN4I
  72         select SUPPORT_SPL
  73
  74 config MACH_SUN5I
  75         bool "sun5i (Allwinner A13)"
  76         select CPU_V7
  77         select ARM_CORTEX_CPU_IS_UP
  78         select SUNXI_GEN_SUN4I
  79         select SUPPORT_SPL
  80
  81 config MACH_SUN6I
  82         bool "sun6i (Allwinner A31)"
  83         select CPU_V7
  84         select CPU_V7_HAS_NONSEC
  85         select CPU_V7_HAS_VIRT
  86         select ARCH_SUPPORT_PSCI
  87         select SUNXI_GEN_SUN6I
  88         select SUPPORT_SPL
  89         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
  90
  91 config MACH_SUN7I
  92         bool "sun7i (Allwinner A20)"
  93         select CPU_V7
  94         select CPU_V7_HAS_NONSEC
  95         select CPU_V7_HAS_VIRT
  96         select ARCH_SUPPORT_PSCI
  97         select SUNXI_GEN_SUN4I
  98         select SUPPORT_SPL
  99         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 100
 101 config MACH_SUN8I_A23
 102         bool "sun8i (Allwinner A23)"
 103         select CPU_V7
 104         select CPU_V7_HAS_NONSEC
 105         select CPU_V7_HAS_VIRT
 106         select ARCH_SUPPORT_PSCI
 107         select SUNXI_GEN_SUN6I
 108         select SUPPORT_SPL
 109         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 110
 111 config MACH_SUN8I_A33
 112         bool "sun8i (Allwinner A33)"
 113         select CPU_V7
 114         select CPU_V7_HAS_NONSEC
 115         select CPU_V7_HAS_VIRT
 116         select ARCH_SUPPORT_PSCI
 117         select SUNXI_GEN_SUN6I
 118         select SUPPORT_SPL
 119         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 120
 121 config MACH_SUN8I_A83T
 122         bool "sun8i (Allwinner A83T)"
 123         select CPU_V7
 124         select SUNXI_GEN_SUN6I
 125         select SUPPORT_SPL
 126
 127 config MACH_SUN8I_H3
 128         bool "sun8i (Allwinner H3)"
 129         select CPU_V7
 130         select CPU_V7_HAS_NONSEC
 131         select CPU_V7_HAS_VIRT
 132         select ARCH_SUPPORT_PSCI
 133         select MACH_SUNXI_H3_H5
 134         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 135
 136 config MACH_SUN8I_R40
 137         bool "sun8i (Allwinner R40)"
 138         select CPU_V7
 139         select CPU_V7_HAS_NONSEC
 140         select CPU_V7_HAS_VIRT
 141         select ARCH_SUPPORT_PSCI
 142         select SUNXI_GEN_SUN6I
 143         select SUPPORT_SPL
 144         select SUNXI_DRAM_DW
 145         select SUNXI_DRAM_DW_32BIT
 146
 147 config MACH_SUN8I_V3S
 148         bool "sun8i (Allwinner V3s)"
 149         select CPU_V7
 150         select CPU_V7_HAS_NONSEC
 151         select CPU_V7_HAS_VIRT
 152         select ARCH_SUPPORT_PSCI
 153         select SUNXI_GEN_SUN6I
 154         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 155
 156 config MACH_SUN9I
 157         bool "sun9i (Allwinner A80)"
 158         select CPU_V7
 159         select SUNXI_HIGH_SRAM
 160         select SUNXI_GEN_SUN6I
 161         select SUPPORT_SPL
 162
 163 config MACH_SUN50I
 164         bool "sun50i (Allwinner A64)"
 165         select ARM64
 166         select DM_I2C
 167         select SUNXI_DE2
 168         select SUNXI_GEN_SUN6I
 169         select SUNXI_HIGH_SRAM
 170         select SUPPORT_SPL
 171         select SUNXI_DRAM_DW
 172         select SUNXI_DRAM_DW_32BIT
 173         select FIT
 174         select SPL_LOAD_FIT
 175
 176 config MACH_SUN50I_H5
 177         bool "sun50i (Allwinner H5)"
 178         select ARM64
 179         select MACH_SUNXI_H3_H5
 180         select SUNXI_HIGH_SRAM
 181         select FIT
 182         select SPL_LOAD_FIT
 183
 184 endchoice
 185
 186 # The sun8i SoCs share a lot, this helps to avoid a lot of "if A23 || A33"
 187 config MACH_SUN8I
 188         bool
 189         default y if MACH_SUN8I_A23
 190         default y if MACH_SUN8I_A33
 191         default y if MACH_SUN8I_A83T
 192         default y if MACH_SUNXI_H3_H5
 193         default y if MACH_SUN8I_R40
 194         default y if MACH_SUN8I_V3S
 195
 196 config RESERVE_ALLWINNER_BOOT0_HEADER
 197         bool "reserve space for Allwinner boot0 header"
 198         select ENABLE_ARM_SOC_BOOT0_HOOK
 199         ---help---
 200         Prepend a 1536 byte (empty) header to the U-Boot image file, to be
 201         filled with magic values post build. The Allwinner provided boot0
 202         blob relies on this information to load and execute U-Boot.
 203         Only needed on 64-bit Allwinner boards so far when using boot0.
 204
 205 config ARM_BOOT_HOOK_RMR
 206         bool
 207         depends on ARM64
 208         default y
 209         select ENABLE_ARM_SOC_BOOT0_HOOK
 210         ---help---
 211         Insert some ARM32 code at the very beginning of the U-Boot binary
 212         which uses an RMR register write to bring the core into AArch64 mode.
 213         The very first instruction acts as a switch, since it's carefully
 214         chosen to be a NOP in one mode and a branch in the other, so the
 215         code would only be executed if not already in AArch64.
 216         This allows both the SPL and the U-Boot proper to be entered in
 217         either mode and switch to AArch64 if needed.
 218
 219 config DRAM_TYPE
 220         int "sunxi dram type"
 221         depends on MACH_SUN8I_A83T
 222         default 3
 223         ---help---
 224         Set the dram type, 3: DDR3, 7: LPDDR3
 225
 226 config DRAM_CLK
 227         int "sunxi dram clock speed"
 228         default 792 if MACH_SUN9I
 229         default 648 if MACH_SUN8I_R40
 230         default 312 if MACH_SUN6I || MACH_SUN8I
 231         default 360 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 232         default 672 if MACH_SUN50I
 233         ---help---
 234         Set the dram clock speed, valid range 240 - 480 (prior to sun9i),
 235         must be a multiple of 24. For the sun9i (A80), the tested values
 236         (for DDR3-1600) are 312 to 792.
 237
 238 if MACH_SUN5I || MACH_SUN7I
 239 config DRAM_MBUS_CLK
 240         int "sunxi mbus clock speed"
 241         default 300
 242         ---help---
 243         Set the mbus clock speed. The maximum on sun5i hardware is 300MHz.
 244
 245 endif
 246
 247 config DRAM_ZQ
 248         int "sunxi dram zq value"
 249         default 123 if MACH_SUN4I || MACH_SUN5I || MACH_SUN6I || MACH_SUN8I
 250         default 127 if MACH_SUN7I
 251         default 3881979 if MACH_SUN8I_R40
 252         default 4145117 if MACH_SUN9I
 253         default 3881915 if MACH_SUN50I
 254         ---help---
 255         Set the dram zq value.
 256
 257 config DRAM_ODT_EN
 258         bool "sunxi dram odt enable"
 259         default n if !MACH_SUN8I_A23
 260         default y if MACH_SUN8I_A23
 261         default y if MACH_SUN8I_R40
 262         default y if MACH_SUN50I
 263         ---help---
 264         Select this to enable dram odt (on die termination).
 265
 266 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 267 config DRAM_EMR1
 268         int "sunxi dram emr1 value"
 269         default 0 if MACH_SUN4I
 270         default 4 if MACH_SUN5I || MACH_SUN7I
 271         ---help---
 272         Set the dram controller emr1 value.
 273
 274 config DRAM_TPR3
 275         hex "sunxi dram tpr3 value"
 276         default 0
 277         ---help---
 278         Set the dram controller tpr3 parameter. This parameter configures
 279         the delay on the command lane and also phase shifts, which are
 280         applied for sampling incoming read data. The default value 0
 281         means that no phase/delay adjustments are necessary. Properly
 282         configuring this parameter increases reliability at high DRAM
 283         clock speeds.
 284
 285 config DRAM_DQS_GATING_DELAY
 286         hex "sunxi dram dqs_gating_delay value"
 287         default 0
 288         ---help---
 289         Set the dram controller dqs_gating_delay parmeter. Each byte
 290         encodes the DQS gating delay for each byte lane. The delay
 291         granularity is 1/4 cycle. For example, the value 0x05060606
 292         means that the delay is 5 quarter-cycles for one lane (1.25
 293         cycles) and 6 quarter-cycles (1.5 cycles) for 3 other lanes.
 294         The default value 0 means autodetection. The results of hardware
 295         autodetection are not very reliable and depend on the chip
 296         temperature (sometimes producing different results on cold start
 297         and warm reboot). But the accuracy of hardware autodetection
 298         is usually good enough, unless running at really high DRAM
 299         clocks speeds (up to 600MHz). If unsure, keep as 0.
 300
 301 choice
 302         prompt "sunxi dram timings"
 303         default DRAM_TIMINGS_VENDOR_MAGIC
 304         ---help---
 305         Select the timings of the DDR3 chips.
 306
 307 config DRAM_TIMINGS_VENDOR_MAGIC
 308         bool "Magic vendor timings from Android"
 309         ---help---
 310         The same DRAM timings as in the Allwinner boot0 bootloader.
 311
 312 config DRAM_TIMINGS_DDR3_1066F_1333H
 313         bool "JEDEC DDR3-1333H with down binning to DDR3-1066F"
 314         ---help---
 315         Use the timings of the standard JEDEC DDR3-1066F speed bin for
 316         DRAM_CLK <= 533MHz and the timings of the DDR3-1333H speed bin
 317         for DRAM_CLK > 533MHz. This covers the majority of DDR3 chips
 318         used in Allwinner A10/A13/A20 devices. In the case of DDR3-1333
 319         or DDR3-1600 chips, be sure to check the DRAM datasheet to confirm
 320         that down binning to DDR3-1066F is supported (because DDR3-1066F
 321         uses a bit faster timings than DDR3-1333H).
 322
 323 config DRAM_TIMINGS_DDR3_800E_1066G_1333J
 324         bool "JEDEC DDR3-800E / DDR3-1066G / DDR3-1333J"
 325         ---help---
 326         Use the timings of the slowest possible JEDEC speed bin for the
 327         selected DRAM_CLK. Depending on the DRAM_CLK value, it may be
 328         DDR3-800E, DDR3-1066G or DDR3-1333J.
 329
 330 endchoice
 331
 332 endif
 333
 334 if MACH_SUN8I_A23
 335 config DRAM_ODT_CORRECTION
 336         int "sunxi dram odt correction value"
 337         default 0
 338         ---help---
 339         Set the dram odt correction value (range -255 - 255). In allwinner
 340         fex files, this option is found in bits 8-15 of the u32 odt_en variable
 341         in the [dram] section. When bit 31 of the odt_en variable is set
 342         then the correction is negative. Usually the value for this is 0.
 343 endif
 344
 345 config SYS_CLK_FREQ
 346         default 1008000000 if MACH_SUN4I
 347         default 1008000000 if MACH_SUN5I
 348         default 1008000000 if MACH_SUN6I
 349         default 912000000 if MACH_SUN7I
 350         default 1008000000 if MACH_SUN8I
 351         default 1008000000 if MACH_SUN9I
 352         default 816000000 if MACH_SUN50I
 353
 354 config SYS_CONFIG_NAME
 355         default "sun4i" if MACH_SUN4I
 356         default "sun5i" if MACH_SUN5I
 357         default "sun6i" if MACH_SUN6I
 358         default "sun7i" if MACH_SUN7I
 359         default "sun8i" if MACH_SUN8I
 360         default "sun9i" if MACH_SUN9I
 361         default "sun50i" if MACH_SUN50I
 362
 363 config SYS_BOARD
 364         default "sunxi"
 365
 366 config SYS_SOC
 367         default "sunxi"
 368
 369 config UART0_PORT_F
 370         bool "UART0 on MicroSD breakout board"
 371         default n
 372         ---help---
 373         Repurpose the SD card slot for getting access to the UART0 serial
 374         console. Primarily useful only for low level u-boot debugging on
 375         tablets, where normal UART0 is difficult to access and requires
 376         device disassembly and/or soldering. As the SD card can't be used
 377         at the same time, the system can be only booted in the FEL mode.
 378         Only enable this if you really know what you are doing.
 379
 380 config OLD_SUNXI_KERNEL_COMPAT
 381         bool "Enable workarounds for booting old kernels"
 382         default n
 383         ---help---
 384         Set this to enable various workarounds for old kernels, this results in
 385         sub-optimal settings for newer kernels, only enable if needed.
 386
 387 config MACPWR
 388         string "MAC power pin"
 389         default ""
 390         help
 391           Set the pin used to power the MAC. This takes a string in the format
 392           understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 393
 394 config MMC0_CD_PIN
 395         string "Card detect pin for mmc0"
 396         default "PF6" if MACH_SUN8I_A83T || MACH_SUNXI_H3_H5 || MACH_SUN50I
 397         default ""
 398         ---help---
 399         Set the card detect pin for mmc0, leave empty to not use cd. This
 400         takes a string in the format understood by sunxi_name_to_gpio, e.g.
 401         PH1 for pin 1 of port H.
 402
 403 config MMC1_CD_PIN
 404         string "Card detect pin for mmc1"
 405         default ""
 406         ---help---
 407         See MMC0_CD_PIN help text.
 408
 409 config MMC2_CD_PIN
 410         string "Card detect pin for mmc2"
 411         default ""
 412         ---help---
 413         See MMC0_CD_PIN help text.
 414
 415 config MMC3_CD_PIN
 416         string "Card detect pin for mmc3"
 417         default ""
 418         ---help---
 419         See MMC0_CD_PIN help text.
 420
 421 config MMC1_PINS
 422         string "Pins for mmc1"
 423         default ""
 424         ---help---
 425         Set the pins used for mmc1, when applicable. This takes a string in the
 426         format understood by sunxi_name_to_gpio_bank, e.g. PH for port H.
 427
 428 config MMC2_PINS
 429         string "Pins for mmc2"
 430         default ""
 431         ---help---
 432         See MMC1_PINS help text.
 433
 434 config MMC3_PINS
 435         string "Pins for mmc3"
 436         default ""
 437         ---help---
 438         See MMC1_PINS help text.
 439
 440 config MMC_SUNXI_SLOT_EXTRA
 441         int "mmc extra slot number"
 442         default -1
 443         ---help---
 444         sunxi builds always enable mmc0, some boards also have a second sdcard
 445         slot or emmc on mmc1 - mmc3. Setting this to 1, 2 or 3 will enable
 446         support for this.
 447
 448 config INITIAL_USB_SCAN_DELAY
 449         int "delay initial usb scan by x ms to allow builtin devices to init"
 450         default 0
 451         ---help---
 452         Some boards have on board usb devices which need longer than the
 453         USB spec's 1 second to connect from board powerup. Set this config
 454         option to a non 0 value to add an extra delay before the first usb
 455         bus scan.
 456
 457 config USB0_VBUS_PIN
 458         string "Vbus enable pin for usb0 (otg)"
 459         default ""
 460         ---help---
 461         Set the Vbus enable pin for usb0 (otg). This takes a string in the
 462         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 463
 464 config USB0_VBUS_DET
 465         string "Vbus detect pin for usb0 (otg)"
 466         default ""
 467         ---help---
 468         Set the Vbus detect pin for usb0 (otg). This takes a string in the
 469         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 470
 471 config USB0_ID_DET
 472         string "ID detect pin for usb0 (otg)"
 473         default ""
 474         ---help---
 475         Set the ID detect pin for usb0 (otg). This takes a string in the
 476         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 477
 478 config USB1_VBUS_PIN
 479         string "Vbus enable pin for usb1 (ehci0)"
 480         default "PH6" if MACH_SUN4I || MACH_SUN7I
 481         default "PH27" if MACH_SUN6I
 482         ---help---
 483         Set the Vbus enable pin for usb1 (ehci0, usb0 is the otg). This takes
 484         a string in the format understood by sunxi_name_to_gpio, e.g.
 485         PH1 for pin 1 of port H.
 486
 487 config USB2_VBUS_PIN
 488         string "Vbus enable pin for usb2 (ehci1)"
 489         default "PH3" if MACH_SUN4I || MACH_SUN7I
 490         default "PH24" if MACH_SUN6I
 491         ---help---
 492         See USB1_VBUS_PIN help text.
 493
 494 config USB3_VBUS_PIN
 495         string "Vbus enable pin for usb3 (ehci2)"
 496         default ""
 497         ---help---
 498         See USB1_VBUS_PIN help text.
 499
 500 config I2C0_ENABLE
 501         bool "Enable I2C/TWI controller 0"
 502         default y if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || MACH_SUN8I_R40
 503         default n if MACH_SUN6I || MACH_SUN8I
 504         select CMD_I2C
 505         ---help---
 506         This allows enabling I2C/TWI controller 0 by muxing its pins, enabling
 507         its clock and setting up the bus. This is especially useful on devices
 508         with slaves connected to the bus or with pins exposed through e.g. an
 509         expansion port/header.
 510
 511 config I2C1_ENABLE
 512         bool "Enable I2C/TWI controller 1"
 513         default n
 514         select CMD_I2C
 515         ---help---
 516         See I2C0_ENABLE help text.
 517
 518 config I2C2_ENABLE
 519         bool "Enable I2C/TWI controller 2"
 520         default n
 521         select CMD_I2C
 522         ---help---
 523         See I2C0_ENABLE help text.
 524
 525 if MACH_SUN6I || MACH_SUN7I
 526 config I2C3_ENABLE
 527         bool "Enable I2C/TWI controller 3"
 528         default n
 529         select CMD_I2C
 530         ---help---
 531         See I2C0_ENABLE help text.
 532 endif
 533
 534 if SUNXI_GEN_SUN6I
 535 config R_I2C_ENABLE
 536         bool "Enable the PRCM I2C/TWI controller"
 537         # This is used for the pmic on H3
 538         default y if SY8106A_POWER
 539         select CMD_I2C
 540         ---help---
 541         Set this to y to enable the I2C controller which is part of the PRCM.
 542 endif
 543
 544 if MACH_SUN7I
 545 config I2C4_ENABLE
 546         bool "Enable I2C/TWI controller 4"
 547         default n
 548         select CMD_I2C
 549         ---help---
 550         See I2C0_ENABLE help text.
 551 endif
 552
 553 config AXP_GPIO
 554         bool "Enable support for gpio-s on axp PMICs"
 555         default n
 556         ---help---
 557         Say Y here to enable support for the gpio pins of the axp PMIC ICs.
 558
 559 config VIDEO
 560         bool "Enable graphical uboot console on HDMI, LCD or VGA"
 561         depends on !MACH_SUN8I_A83T
 562         depends on !MACH_SUNXI_H3_H5
 563         depends on !MACH_SUN8I_R40
 564         depends on !MACH_SUN8I_V3S
 565         depends on !MACH_SUN9I
 566         depends on !MACH_SUN50I
 567         default y
 568         ---help---
 569         Say Y here to add support for using a cfb console on the HDMI, LCD
 570         or VGA output found on most sunxi devices. See doc/README.video for
 571         info on how to select the video output and mode.
 572
 573 config VIDEO_HDMI
 574         bool "HDMI output support"
 575         depends on VIDEO && !MACH_SUN8I
 576         default y
 577         ---help---
 578         Say Y here to add support for outputting video over HDMI.
 579
 580 config VIDEO_VGA
 581         bool "VGA output support"
 582         depends on VIDEO && (MACH_SUN4I || MACH_SUN7I)
 583         default n
 584         ---help---
 585         Say Y here to add support for outputting video over VGA.
 586
 587 config VIDEO_VGA_VIA_LCD
 588         bool "VGA via LCD controller support"
 589         depends on VIDEO && (MACH_SUN5I || MACH_SUN6I || MACH_SUN8I)
 590         default n
 591         ---help---
 592         Say Y here to add support for external DACs connected to the parallel
 593         LCD interface driving a VGA connector, such as found on the
 594         Olimex A13 boards.
 595
 596 config VIDEO_VGA_VIA_LCD_FORCE_SYNC_ACTIVE_HIGH
 597         bool "Force sync active high for VGA via LCD controller support"
 598         depends on VIDEO_VGA_VIA_LCD
 599         default n
 600         ---help---
 601         Say Y here if you've a board which uses opendrain drivers for the vga
 602         hsync and vsync signals. Opendrain drivers cannot generate steep enough
 603         positive edges for a stable video output, so on boards with opendrain
 604         drivers the sync signals must always be active high.
 605
 606 config VIDEO_VGA_EXTERNAL_DAC_EN
 607         string "LCD panel power enable pin"
 608         depends on VIDEO_VGA_VIA_LCD
 609         default ""
 610         ---help---
 611         Set the enable pin for the external VGA DAC. This takes a string in the
 612         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 613
 614 config VIDEO_COMPOSITE
 615         bool "Composite video output support"
 616         depends on VIDEO && (MACH_SUN4I || MACH_SUN5I || MACH_SUN7I)
 617         default n
 618         ---help---
 619         Say Y here to add support for outputting composite video.
 620
 621 config VIDEO_LCD_MODE
 622         string "LCD panel timing details"
 623         depends on VIDEO
 624         default ""
 625         ---help---
 626         LCD panel timing details string, leave empty if there is no LCD panel.
 627         This is in drivers/video/videomodes.c: video_get_params() format, e.g.
 628         x:800,y:480,depth:18,pclk_khz:33000,le:16,ri:209,up:22,lo:22,hs:30,vs:1,sync:0,vmode:0
 629         Also see: http://linux-sunxi.org/LCD
 630
 631 config VIDEO_LCD_DCLK_PHASE
 632         int "LCD panel display clock phase"
 633         depends on VIDEO
 634         default 1
 635         ---help---
 636         Select LCD panel display clock phase shift, range 0-3.
 637
 638 config VIDEO_LCD_POWER
 639         string "LCD panel power enable pin"
 640         depends on VIDEO
 641         default ""
 642         ---help---
 643         Set the power enable pin for the LCD panel. This takes a string in the
 644         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 645
 646 config VIDEO_LCD_RESET
 647         string "LCD panel reset pin"
 648         depends on VIDEO
 649         default ""
 650         ---help---
 651         Set the reset pin for the LCD panel. This takes a string in the format
 652         understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 653
 654 config VIDEO_LCD_BL_EN
 655         string "LCD panel backlight enable pin"
 656         depends on VIDEO
 657         default ""
 658         ---help---
 659         Set the backlight enable pin for the LCD panel. This takes a string in the
 660         the format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 661         port H.
 662
 663 config VIDEO_LCD_BL_PWM
 664         string "LCD panel backlight pwm pin"
 665         depends on VIDEO
 666         default ""
 667         ---help---
 668         Set the backlight pwm pin for the LCD panel. This takes a string in the
 669         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 670
 671 config VIDEO_LCD_BL_PWM_ACTIVE_LOW
 672         bool "LCD panel backlight pwm is inverted"
 673         depends on VIDEO
 674         default y
 675         ---help---
 676         Set this if the backlight pwm output is active low.
 677
 678 config VIDEO_LCD_PANEL_I2C
 679         bool "LCD panel needs to be configured via i2c"
 680         depends on VIDEO
 681         default n
 682         select CMD_I2C
 683         ---help---
 684         Say y here if the LCD panel needs to be configured via i2c. This
 685         will add a bitbang i2c controller using gpios to talk to the LCD.
 686
 687 config VIDEO_LCD_PANEL_I2C_SDA
 688         string "LCD panel i2c interface SDA pin"
 689         depends on VIDEO_LCD_PANEL_I2C
 690         default "PG12"
 691         ---help---
 692         Set the SDA pin for the LCD i2c interface. This takes a string in the
 693         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 694
 695 config VIDEO_LCD_PANEL_I2C_SCL
 696         string "LCD panel i2c interface SCL pin"
 697         depends on VIDEO_LCD_PANEL_I2C
 698         default "PG10"
 699         ---help---
 700         Set the SCL pin for the LCD i2c interface. This takes a string in the
 701         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 702
 703
 704 # Note only one of these may be selected at a time! But hidden choices are
 705 # not supported by Kconfig
 706 config VIDEO_LCD_IF_PARALLEL
 707         bool
 708
 709 config VIDEO_LCD_IF_LVDS
 710         bool
 711
 712 config SUNXI_DE2
 713         bool
 714         default n
 715
 716 config VIDEO_DE2
 717         bool "Display Engine 2 video driver"
 718         depends on SUNXI_DE2
 719         select DM_VIDEO
 720         select DISPLAY
 721         default y
 722         ---help---
 723         Say y here if you want to build DE2 video driver which is present on
 724         newer SoCs. Currently only HDMI output is supported.
 725
 726
 727 choice
 728         prompt "LCD panel support"
 729         depends on VIDEO
 730         ---help---
 731         Select which type of LCD panel to support.
 732
 733 config VIDEO_LCD_PANEL_PARALLEL
 734         bool "Generic parallel interface LCD panel"
 735         select VIDEO_LCD_IF_PARALLEL
 736
 737 config VIDEO_LCD_PANEL_LVDS
 738         bool "Generic lvds interface LCD panel"
 739         select VIDEO_LCD_IF_LVDS
 740
 741 config VIDEO_LCD_PANEL_MIPI_4_LANE_513_MBPS_VIA_SSD2828
 742         bool "MIPI 4-lane, 513Mbps LCD panel via SSD2828 bridge chip"
 743         select VIDEO_LCD_SSD2828
 744         select VIDEO_LCD_IF_PARALLEL
 745         ---help---
 746         7.85" 768x1024 LCD panels, such as LG LP079X01 or AUO B079XAN01.0
 747
 748 config VIDEO_LCD_PANEL_EDP_4_LANE_1620M_VIA_ANX9804
 749         bool "eDP 4-lane, 1.62G LCD panel via ANX9804 bridge chip"
 750         select VIDEO_LCD_ANX9804
 751         select VIDEO_LCD_IF_PARALLEL
 752         select VIDEO_LCD_PANEL_I2C
 753         ---help---
 754         Select this for eDP LCD panels with 4 lanes running at 1.62G,
 755         connected via an ANX9804 bridge chip.
 756
 757 config VIDEO_LCD_PANEL_HITACHI_TX18D42VM
 758         bool "Hitachi tx18d42vm LCD panel"
 759         select VIDEO_LCD_HITACHI_TX18D42VM
 760         select VIDEO_LCD_IF_LVDS
 761         ---help---
 762         7.85" 1024x768 Hitachi tx18d42vm LCD panel support
 763
 764 config VIDEO_LCD_TL059WV5C0
 765         bool "tl059wv5c0 LCD panel"
 766         select VIDEO_LCD_PANEL_I2C
 767         select VIDEO_LCD_IF_PARALLEL
 768         ---help---
 769         6" 480x800 tl059wv5c0 panel support, as used on the Utoo P66 and
 770         Aigo M60/M608/M606 tablets.
 771
 772 endchoice
 773
 774 config SATAPWR
 775         string "SATA power pin"
 776         default ""
 777         help
 778           Set the pins used to power the SATA. This takes a string in the
 779           format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 780           port H.
 781
 782 config GMAC_TX_DELAY
 783         int "GMAC Transmit Clock Delay Chain"
 784         default 0
 785         ---help---
 786         Set the GMAC Transmit Clock Delay Chain value.
 787
 788 config SPL_STACK_R_ADDR
 789         default 0x4fe00000 if MACH_SUN4I
 790         default 0x4fe00000 if MACH_SUN5I
 791         default 0x4fe00000 if MACH_SUN6I
 792         default 0x4fe00000 if MACH_SUN7I
 793         default 0x4fe00000 if MACH_SUN8I
 794         default 0x2fe00000 if MACH_SUN9I
 795         default 0x4fe00000 if MACH_SUN50I
 796
 797 endif