]> git.sur5r.net Git - u-boot/blob - arch/arm/mach-tegra/cache.c
ARM: uniphier: move spl_boot_mode() to a separate file
[u-boot] / arch / arm / mach-tegra / cache.c
1 /*
2  * Copyright (c) 2013-2014, NVIDIA CORPORATION.  All rights reserved.
3  *
4  * SPDX-License-Identifier:     GPL-2.0
5  */
6
7 /* Tegra cache routines */
8
9 #include <common.h>
10 #include <asm/io.h>
11 #include <asm/arch-tegra/ap.h>
12 #include <asm/arch/gp_padctrl.h>
13
14 #ifndef CONFIG_ARM64
15 void config_cache(void)
16 {
17         u32 reg = 0;
18
19         /* enable SMP mode and FW for CPU0, by writing to Auxiliary Ctl reg */
20         asm volatile(
21                 "mrc p15, 0, r0, c1, c0, 1\n"
22                 "orr r0, r0, #0x41\n"
23                 "mcr p15, 0, r0, c1, c0, 1\n");
24
25         /* Currently, only Tegra114+ needs this L2 cache change to boot Linux */
26         if (tegra_get_chip() < CHIPID_TEGRA114)
27                 return;
28
29         /*
30          * Systems with an architectural L2 cache must not use the PL310.
31          * Config L2CTLR here for a data RAM latency of 3 cycles.
32          */
33         asm("mrc p15, 1, %0, c9, c0, 2" : : "r" (reg));
34         reg &= ~7;
35         reg |= 2;
36         asm("mcr p15, 1, %0, c9, c0, 2" : : "r" (reg));
37 }
38 #endif