git.sur5r.net Git - cc65/blob - asminc/c64.inc

   1 ;
   2 ; C64 generic definitions. Stolen from Elite128
   3 ;
   4
   5
   6 ; ---------------------------------------------------------------------------
   7 ; Zero page, Commodore stuff
   8
   9 TXTPTR          := $7A          ; Pointer into BASIC source code
  10 TIME            := $A0          ; 60 HZ clock
  11 FNAM_LEN        := $B7          ; Length of filename
  12 SECADR          := $B9          ; Secondary address
  13 DEVNUM          := $BA          ; Device number
  14 FNAM            := $BB          ; Pointer to filename
  15 KEY_COUNT       := $C6          ; Number of keys in input buffer
  16 RVS             := $C7          ; Reverse flag
  17 CURS_FLAG       := $CC          ; 1 = cursor off
  18 CURS_BLINK      := $CD          ; Blink counter
  19 CURS_CHAR       := $CE          ; Character under the cursor
  20 CURS_STATE      := $CF          ; Cursor blink state
  21 SCREEN_PTR      := $D1          ; Pointer to current char in text screen
  22 CURS_X          := $D3          ; Cursor column
  23 CURS_Y          := $D6          ; Cursor row
  24 CRAM_PTR        := $F3          ; Pointer to current char in color RAM
  25
  26 BASIC_BUF       := $200         ; Location of command-line
  27 BASIC_BUF_LEN   = 89            ; Maximum length of command-line
  28
  29 CHARCOLOR       := $286
  30 CURS_COLOR      := $287         ; Color under the cursor
  31 PALFLAG         := $2A6         ; $01 = PAL, $00 = NTSC
  32
  33
  34 ; ---------------------------------------------------------------------------
  35 ; Kernal routines
  36
  37 ; Direct entries
  38 CLRSCR          := $E544
  39 KBDREAD         := $E5B4
  40 NMIEXIT         := $FEBC
  41
  42 ; ---------------------------------------------------------------------------
  43 ; Vector and other locations
  44
  45 IRQVec          := $0314
  46 BRKVec          := $0316
  47 NMIVec          := $0318
  48
  49 ; ---------------------------------------------------------------------------
  50 ; Screen size
  51
  52 XSIZE           = 40
  53 YSIZE           = 25
  54
  55 ; ---------------------------------------------------------------------------
  56 ; I/O: VIC
  57
  58 VIC             := $D000
  59 VIC_SPR0_X      := $D000
  60 VIC_SPR0_Y      := $D001
  61 VIC_SPR1_X      := $D002
  62 VIC_SPR1_Y      := $D003
  63 VIC_SPR2_X      := $D004
  64 VIC_SPR2_Y      := $D005
  65 VIC_SPR3_X      := $D006
  66 VIC_SPR3_Y      := $D007
  67 VIC_SPR4_X      := $D008
  68 VIC_SPR4_Y      := $D009
  69 VIC_SPR5_X      := $D00A
  70 VIC_SPR5_Y      := $D00B
  71 VIC_SPR6_X      := $D00C
  72 VIC_SPR6_Y      := $D00D
  73 VIC_SPR7_X      := $D00E
  74 VIC_SPR7_Y      := $D00F
  75 VIC_SPR_HI_X    := $D010
  76 VIC_SPR_ENA     := $D015
  77 VIC_SPR_EXP_Y   := $D017
  78 VIC_SPR_EXP_X   := $D01D
  79 VIC_SPR_MCOLOR  := $D01C
  80 VIC_SPR_BG_PRIO := $D01B
  81
  82 VIC_SPR_MCOLOR0 := $D025
  83 VIC_SPR_MCOLOR1 := $D026
  84
  85 VIC_SPR0_COLOR  := $D027
  86 VIC_SPR1_COLOR  := $D028
  87 VIC_SPR2_COLOR  := $D029
  88 VIC_SPR3_COLOR  := $D02A
  89 VIC_SPR4_COLOR  := $D02B
  90 VIC_SPR5_COLOR  := $D02C
  91 VIC_SPR6_COLOR  := $D02D
  92 VIC_SPR7_COLOR  := $D02E
  93
  94 VIC_CTRL1       := $D011
  95 VIC_CTRL2       := $D016
  96
  97 VIC_HLINE       := $D012
  98
  99 VIC_LPEN_X      := $D013
 100 VIC_LPEN_Y      := $D014
 101
 102 VIC_VIDEO_ADR   := $D018
 103
 104 VIC_IRR         := $D019        ; Interrupt request register
 105 VIC_IMR         := $D01A        ; Interrupt mask register
 106
 107 VIC_BORDERCOLOR := $D020
 108 VIC_BG_COLOR0   := $D021
 109 VIC_BG_COLOR1   := $D022
 110 VIC_BG_COLOR2   := $D023
 111 VIC_BG_COLOR3   := $D024
 112
 113 ; 128 stuff:
 114 VIC_KBD_128     := $D02F        ; Extended kbd bits (visible in 64 mode)
 115 VIC_CLK_128     := $D030        ; Clock rate register (visible in 64 mode)
 116
 117
 118 ; ---------------------------------------------------------------------------
 119 ; I/O: SID
 120
 121 SID             := $D400
 122 SID_S1Lo        := $D400
 123 SID_S1Hi        := $D401
 124 SID_PB1Lo       := $D402
 125 SID_PB1Hi       := $D403
 126 SID_Ctl1        := $D404
 127 SID_AD1         := $D405
 128 SID_SUR1        := $D406
 129
 130 SID_S2Lo        := $D407
 131 SID_S2Hi        := $D408
 132 SID_PB2Lo       := $D409
 133 SID_PB2Hi       := $D40A
 134 SID_Ctl2        := $D40B
 135 SID_AD2         := $D40C
 136 SID_SUR2        := $D40D
 137
 138 SID_S3Lo        := $D40E
 139 SID_S3Hi        := $D40F
 140 SID_PB3Lo       := $D410
 141 SID_PB3Hi       := $D411
 142 SID_Ctl3        := $D412
 143 SID_AD3         := $D413
 144 SID_SUR3        := $D414
 145
 146 SID_FltLo       := $D415
 147 SID_FltHi       := $D416
 148 SID_FltCtl      := $D417
 149 SID_Amp         := $D418
 150 SID_ADConv1     := $D419
 151 SID_ADConv2     := $D41A
 152 SID_Noise       := $D41B
 153 SID_Read3       := $D41C
 154
 155 ; ---------------------------------------------------------------------------
 156 ; I/O: VDC (128 only)
 157
 158 VDC_INDEX       := $D600
 159 VDC_DATA        := $D601
 160
 161 ; ---------------------------------------------------------------------------
 162 ; I/O: CIAs
 163
 164 CIA1            := $DC00
 165 CIA1_PRA        := $DC00
 166 CIA1_PRB        := $DC01
 167 CIA1_DDRA       := $DC02
 168 CIA1_DDRB       := $DC03
 169 CIA1_TOD10      := $DC08
 170 CIA1_TODSEC     := $DC09
 171 CIA1_TODMIN     := $DC0A
 172 CIA1_TODHR      := $DC0B
 173 CIA1_ICR        := $DC0D
 174 CIA1_CRA        := $DC0E
 175 CIA1_CRB        := $DC0F
 176
 177 CIA2            := $DD00
 178 CIA2_PRA        := $DD00
 179 CIA2_PRB        := $DD01
 180 CIA2_DDRA       := $DD02
 181 CIA2_DDRB       := $DD03
 182 CIA2_TOD10      := $DD08
 183 CIA2_TODSEC     := $DD09
 184 CIA2_TODMIN     := $DD0A
 185 CIA2_TODHR      := $DD0B
 186 CIA2_ICR        := $DD0D
 187 CIA2_CRA        := $DD0E
 188 CIA2_CRB        := $DD0F
 189
 190 ; ---------------------------------------------------------------------------
 191 ; Super CPU
 192
 193 SCPU_VIC_Bank1  := $D075
 194 SCPU_Slow       := $D07A
 195 SCPU_Fast       := $D07B
 196 SCPU_EnableRegs := $D07E
 197 SCPU_DisableRegs:= $D07F
 198 SCPU_Detect     := $D0BC
 199
 200
 201 ; ---------------------------------------------------------------------------
 202 ; Processor Port at $01
 203
 204 LORAM           = $01           ; Enable the basic rom
 205 HIRAM           = $02           ; Enable the kernal rom
 206 IOEN            = $04           ; Enable I/O
 207 CASSDATA        = $08           ; Cassette data
 208 CASSPLAY        = $10           ; Cassette: Play
 209 CASSMOT         = $20           ; Cassette motor on
 210 TP_FAST         = $80           ; Switch Rossmoeller TurboProcess to fast mode
 211
 212 RAMONLY         = $F8           ; (~(LORAM | HIRAM | IOEN)) & $FF
 213