git.sur5r.net Git - u-boot/blob - board/armltd/integrator/integrator.c

   1 /*
   2  * (C) Copyright 2002
   3  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   4  * Marius Groeger <mgroeger@sysgo.de>
   5  *
   6  * (C) Copyright 2002
   7  * David Mueller, ELSOFT AG, <d.mueller@elsoft.ch>
   8  *
   9  * (C) Copyright 2003
  10  * Texas Instruments, <www.ti.com>
  11  * Kshitij Gupta <Kshitij@ti.com>
  12  *
  13  * (C) Copyright 2004
  14  * ARM Ltd.
  15  * Philippe Robin, <philippe.robin@arm.com>
  16  *
  17  * See file CREDITS for list of people who contributed to this
  18  * project.
  19  *
  20  * This program is free software; you can redistribute it and/or
  21  * modify it under the terms of the GNU General Public License as
  22  * published by the Free Software Foundation; either version 2 of
  23  * the License, or (at your option) any later version.
  24  *
  25  * This program is distributed in the hope that it will be useful,
  26  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  27  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  28  * GNU General Public License for more details.
  29  *
  30  * You should have received a copy of the GNU General Public License
  31  * along with this program; if not, write to the Free Software
  32  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  33  * MA 02111-1307 USA
  34  */
  35
  36 #include <common.h>
  37 #include <netdev.h>
  38 #include <asm/io.h>
  39 #include "arm-ebi.h"
  40
  41 DECLARE_GLOBAL_DATA_PTR;
  42
  43 void peripheral_power_enable (void);
  44
  45 #if defined(CONFIG_SHOW_BOOT_PROGRESS)
  46 void show_boot_progress(int progress)
  47 {
  48         printf("Boot reached stage %d\n", progress);
  49 }
  50 #endif
  51
  52 #define COMP_MODE_ENABLE ((unsigned int)0x0000EAEF)
  53
  54 /*
  55  * Miscellaneous platform dependent initialisations
  56  */
  57
  58 int board_init (void)
  59 {
  60         u32 val;
  61
  62         /* arch number of Integrator Board */
  63 #ifdef CONFIG_ARCH_CINTEGRATOR
  64         gd->bd->bi_arch_number = MACH_TYPE_CINTEGRATOR;
  65 #else
  66         gd->bd->bi_arch_number = MACH_TYPE_INTEGRATOR;
  67 #endif
  68
  69         /* adress of boot parameters */
  70         gd->bd->bi_boot_params = 0x00000100;
  71
  72         gd->flags = 0;
  73
  74 #ifdef CONFIG_CM_REMAP
  75 extern void cm_remap(void);
  76         cm_remap();     /* remaps writeable memory to 0x00000000 */
  77 #endif
  78
  79         /*
  80          * The system comes up with the flash memory non-writable and
  81          * configuration locked. If we want U-Boot to be used for flash
  82          * access we cannot have the flash memory locked.
  83          */
  84         writel(EBI_UNLOCK_MAGIC, EBI_BASE + EBI_LOCK_REG);
  85         val = readl(EBI_BASE + EBI_CSR1_REG);
  86         val &= EBI_CSR_WREN_MASK;
  87         val |= EBI_CSR_WREN_ENABLE;
  88         writel(val, EBI_BASE + EBI_CSR1_REG);
  89         writel(0, EBI_BASE + EBI_LOCK_REG);
  90
  91         icache_enable ();
  92
  93         return 0;
  94 }
  95
  96 int misc_init_r (void)
  97 {
  98 #ifdef CONFIG_PCI
  99         pci_init();
 100 #endif
 101         setenv("verify", "n");
 102         return (0);
 103 }
 104
 105 /*
 106  * The Integrator remaps the Flash memory to 0x00000000 and executes U-Boot
 107  * from there, which means we cannot test the RAM underneath the ROM at this
 108  * point. It will be unmapped later on, when we are executing from the
 109  * relocated in RAM U-Boot. We simply assume that this RAM is usable if the
 110  * RAM on higher addresses works fine.
 111  */
 112 #define REMAPPED_FLASH_SZ 0x40000
 113
 114 int dram_init (void)
 115 {
 116         gd->bd->bi_dram[0].start = CONFIG_SYS_SDRAM_BASE;
 117 #ifdef CONFIG_CM_SPD_DETECT
 118         {
 119 extern void dram_query(void);
 120         u32 cm_reg_sdram;
 121         u32 sdram_shift;
 122
 123         dram_query();   /* Assembler accesses to CM registers */
 124                         /* Queries the SPD values             */
 125
 126         /* Obtain the SDRAM size from the CM SDRAM register */
 127
 128         cm_reg_sdram = readl(CM_BASE + OS_SDRAM);
 129         /*   Register         SDRAM size
 130          *
 131          *   0xXXXXXXbbb000bb    16 MB
 132          *   0xXXXXXXbbb001bb    32 MB
 133          *   0xXXXXXXbbb010bb    64 MB
 134          *   0xXXXXXXbbb011bb   128 MB
 135          *   0xXXXXXXbbb100bb   256 MB
 136          *
 137          */
 138         sdram_shift = ((cm_reg_sdram & 0x0000001C)/4)%4;
 139         gd->ram_size = get_ram_size((long *) CONFIG_SYS_SDRAM_BASE +
 140                                     REMAPPED_FLASH_SZ,
 141                                     0x01000000 << sdram_shift);
 142         }
 143 #else
 144         gd->ram_size = get_ram_size((long *) CONFIG_SYS_SDRAM_BASE +
 145                                     REMAPPED_FLASH_SZ,
 146                                     PHYS_SDRAM_1_SIZE);
 147 #endif /* CM_SPD_DETECT */
 148         /* We only have one bank of RAM, set it to whatever was detected */
 149         gd->bd->bi_dram[0].size  = gd->ram_size;
 150
 151         return 0;
 152 }
 153
 154 #ifdef CONFIG_CMD_NET
 155 int board_eth_init(bd_t *bis)
 156 {
 157         int rc = 0;
 158 #ifdef CONFIG_SMC91111
 159         rc = smc91111_initialize(0, CONFIG_SMC91111_BASE);
 160 #endif
 161         rc += pci_eth_init(bis);
 162         return rc;
 163 }
 164 #endif