]> git.sur5r.net Git - u-boot/blob - board/colibri_pxa270/colibri_pxa270.c
Merge branch 'for-wd-master' of git://git.denx.de/u-boot-pxa
[u-boot] / board / colibri_pxa270 / colibri_pxa270.c
1 /*
2  * Toradex Colibri PXA270 Support
3  *
4  * Copyright (C) 2010 Marek Vasut <marek.vasut@gmail.com>
5  *
6  * This program is free software; you can redistribute it and/or
7  * modify it under the terms of the GNU General Public License as
8  * published by the Free Software Foundation; either version 2 of
9  * the License, or (at your option) any later version.
10  *
11  * This program is distributed in the hope that it will be useful,
12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14  * GNU General Public License for more details.
15  *
16  * You should have received a copy of the GNU General Public License
17  * along with this program; if not, write to the Free Software
18  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
19  * MA 02111-1307 USA
20  */
21
22 #include <common.h>
23 #include <asm/arch/hardware.h>
24 #include <netdev.h>
25 #include <asm/io.h>
26
27 DECLARE_GLOBAL_DATA_PTR;
28
29 /* ------------------------------------------------------------------------- */
30
31 /*
32  * Miscelaneous platform dependent initialisations
33  */
34 extern struct serial_device serial_ffuart_device;
35 extern struct serial_device serial_btuart_device;
36 extern struct serial_device serial_stuart_device;
37
38 struct serial_device *default_serial_console (void)
39 {
40         return &serial_ffuart_device;
41 }
42
43 int board_init (void)
44 {
45         /* We have RAM, disable cache */
46         dcache_disable();
47         icache_disable();
48
49         /* arch number of vpac270 */
50         gd->bd->bi_arch_number = MACH_TYPE_COLIBRI;
51
52         /* adress of boot parameters */
53         gd->bd->bi_boot_params = 0xa0000100;
54
55         return 0;
56 }
57
58 extern void pxa_dram_init(void);
59 int dram_init(void)
60 {
61         pxa_dram_init();
62         gd->ram_size = PHYS_SDRAM_1_SIZE;
63         return 0;
64 }
65
66 void dram_init_banksize(void)
67 {
68         gd->bd->bi_dram[0].start = PHYS_SDRAM_1;
69         gd->bd->bi_dram[0].size = PHYS_SDRAM_1_SIZE;
70 }
71
72 #ifdef  CONFIG_CMD_USB
73 int usb_board_init(void)
74 {
75         writel((readl(UHCHR) | UHCHR_PCPL | UHCHR_PSPL) &
76                 ~(UHCHR_SSEP0 | UHCHR_SSEP1 | UHCHR_SSEP2 | UHCHR_SSE),
77                 UHCHR);
78
79         writel(readl(UHCHR) | UHCHR_FSBIR, UHCHR);
80
81         while (UHCHR & UHCHR_FSBIR);
82
83         writel(readl(UHCHR) & ~UHCHR_SSE, UHCHR);
84         writel((UHCHIE_UPRIE | UHCHIE_RWIE), UHCHIE);
85
86         /* Clear any OTG Pin Hold */
87         if (readl(PSSR) & PSSR_OTGPH)
88                 writel(readl(PSSR) | PSSR_OTGPH, PSSR);
89
90         writel(readl(UHCRHDA) & ~(0x200), UHCRHDA);
91         writel(readl(UHCRHDA) | 0x100, UHCRHDA);
92
93         /* Set port power control mask bits, only 3 ports. */
94         writel(readl(UHCRHDB) | (0x7<<17), UHCRHDB);
95
96         /* enable port 2 */
97         writel(readl(UP2OCR) | UP2OCR_HXOE | UP2OCR_HXS |
98                 UP2OCR_DMPDE | UP2OCR_DPPDE, UP2OCR);
99
100         return 0;
101 }
102
103 void usb_board_init_fail(void)
104 {
105         return;
106 }
107
108 void usb_board_stop(void)
109 {
110         writel(readl(UHCHR) | UHCHR_FHR, UHCHR);
111         udelay(11);
112         writel(readl(UHCHR) & ~UHCHR_FHR, UHCHR);
113
114         writel(readl(UHCCOMS) | 1, UHCCOMS);
115         udelay(10);
116
117         writel(readl(CKEN) & ~CKEN10_USBHOST, CKEN);
118
119         return;
120 }
121 #endif
122
123 #ifdef CONFIG_DRIVER_DM9000
124 int board_eth_init(bd_t *bis)
125 {
126         return dm9000_initialize(bis);
127 }
128 #endif