git.sur5r.net Git - u-boot/blob - board/freescale/mpc8548cds/law.c

   1 /*
   2  * Copyright 2008 Freescale Semiconductor, Inc.
   3  *
   4  * (C) Copyright 2000
   5  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   6  *
   7  * See file CREDITS for list of people who contributed to this
   8  * project.
   9  *
  10  * This program is free software; you can redistribute it and/or
  11  * modify it under the terms of the GNU General Public License as
  12  * published by the Free Software Foundation; either version 2 of
  13  * the License, or (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  23  * MA 02111-1307 USA
  24  */
  25
  26 #include <common.h>
  27 #include <asm/fsl_law.h>
  28 #include <asm/mmu.h>
  29
  30 /*
  31  * LAW(Local Access Window) configuration:
  32  *
  33  * 0x0000_0000     0x7fff_ffff     DDR                     2G
  34  * 0x8000_0000     0x9fff_ffff     PCI1 MEM                512M
  35  * 0xa000_0000     0xbfff_ffff     PCIe MEM                512M
  36  * 0xc000_0000     0xdfff_ffff     RapidIO                 512M
  37  * 0xe000_0000     0xe000_ffff     CCSR                    1M
  38  * 0xe200_0000     0xe10f_ffff     PCI1 IO                 1M
  39  * 0xe280_0000     0xe20f_ffff     PCI2 IO                 1M
  40  * 0xe300_0000     0xe30f_ffff     PCIe IO                 1M
  41  * 0xf000_0000     0xf3ff_ffff     SDRAM                   64M
  42  * 0xf800_0000     0xf80f_ffff     NVRAM/CADMUS (*)        1M
  43  * 0xff00_0000     0xff7f_ffff     FLASH (2nd bank)        8M
  44  * 0xff80_0000     0xffff_ffff     FLASH (boot bank)       8M
  45  *
  46  * Notes:
  47  *    CCSRBAR and L2-as-SRAM don't need a configured Local Access Window.
  48  *    If flash is 8M at default position (last 8M), no LAW needed.
  49  *
  50  * LAW 0 is reserved for boot mapping
  51  */
  52
  53 struct law_entry law_table[] = {
  54 #ifdef CFG_PCI1_MEM_PHYS
  55         SET_LAW_ENTRY(2, CFG_PCI1_MEM_BASE, LAW_SIZE_512M, LAW_TRGT_IF_PCI),
  56         SET_LAW_ENTRY(3, CFG_PCI1_IO_PHYS, LAW_SIZE_1M, LAW_TRGT_IF_PCI),
  57 #endif
  58 #ifdef CFG_PCI2_MEM_PHYS
  59         SET_LAW_ENTRY(4, CFG_PCI2_MEM_BASE, LAW_SIZE_512M, LAW_TRGT_IF_PCI_2),
  60         SET_LAW_ENTRY(5, CFG_PCI2_IO_PHYS, LAW_SIZE_1M, LAW_TRGT_IF_PCI_2),
  61 #endif
  62 #ifdef CFG_PCIE1_MEM_PHYS
  63         SET_LAW_ENTRY(6, CFG_PCIE1_MEM_PHYS, LAW_SIZE_512M, LAW_TRGT_IF_PCIE_1),
  64         SET_LAW_ENTRY(7, CFG_PCIE1_IO_PHYS, LAW_SIZE_1M, LAW_TRGT_IF_PCIE_1),
  65 #endif
  66         /* LBC window - maps 256M 0xf0000000 -> 0xffffffff */
  67         SET_LAW_ENTRY(8, CFG_LBC_SDRAM_BASE, LAW_SIZE_256M, LAW_TRGT_IF_LBC),
  68 #ifdef CFG_RIO_MEM_PHYS
  69         SET_LAW_ENTRY(9, CFG_RIO_MEM_PHYS, LAW_SIZE_512M, LAW_TRGT_IF_RIO),
  70 #endif
  71 };
  72
  73 int num_law_entries = ARRAY_SIZE(law_table);