git.sur5r.net Git - u-boot/blob - board/freescale/mx51evk/imximage.cfg

   1 /*
   2  * (C Copyright 2009
   3  * Stefano Babic DENX Software Engineering sbabic@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not write to the Free Software
  20  * Foundation Inc. 51 Franklin Street Fifth Floor Boston,
  21  * MA 02110-1301 USA
  22  *
  23  * Refer doc/README.imximage for more details about how-to configure
  24  * and create imximage boot image
  25  *
  26  * The syntax is taken as close as possible with the kwbimage
  27  */
  28
  29 /*
  30  * Boot Device : one of
  31  * spi, sd (the board has no nand neither onenand)
  32  */
  33 BOOT_FROM       spi
  34
  35 /*
  36  * Device Configuration Data (DCD)
  37  *
  38  * Each entry must have the format:
  39  * Addr-type           Address        Value
  40  *
  41  * where:
  42  *      Addr-type register length (1,2 or 4 bytes)
  43  *      Address   absolute address of the register
  44  *      value     value to be stored in the register
  45  */
  46
  47 /* Setting IOMUXC */
  48 DATA 4 0x73FA88a0 0x200
  49 DATA 4 0x73FA850c 0x20c5
  50 DATA 4 0x73FA8510 0x20c5
  51 DATA 4 0x73FA883c 0x2
  52 DATA 4 0x73FA8848 0x2
  53 DATA 4 0x73FA84b8 0xe7
  54 DATA 4 0x73FA84bc 0x45
  55 DATA 4 0x73FA84c0 0x45
  56 DATA 4 0x73FA84c4 0x45
  57 DATA 4 0x73FA84c8 0x45
  58 DATA 4 0x73FA8820 0x0
  59 DATA 4 0x73FA84a4 0x3
  60 DATA 4 0x73FA84a8 0x3
  61 DATA 4 0x73FA84ac 0xe3
  62 DATA 4 0x73FA84b0 0xe3
  63 DATA 4 0x73FA84b4 0xe3
  64 DATA 4 0x73FA84cc 0xe3
  65 DATA 4 0x73FA84d0 0xe2
  66
  67 DATA 4 0x73FA882c 0x6
  68 DATA 4 0x73FA88a4 0x6
  69 DATA 4 0x73FA88ac 0x6
  70 DATA 4 0x73FA88b8 0x6
  71
  72 /*
  73  * Setting DDR for micron
  74  * 13 Rows, 10 Cols, 32 bit, SREF=4 Micron Model
  75  * CAS=3 BL=4
  76  */
  77 /* ESDCTL_ESDCTL0 */
  78 DATA 4 0x83FD9000 0x82a20000
  79 /* ESDCTL_ESDCTL1 */
  80 DATA 4 0x83FD9008 0x82a20000
  81 /* ESDCTL_ESDMISC */
  82 DATA 4 0x83FD9010 0x000ad0d0
  83 /* ESDCTL_ESDCFG0 */
  84 DATA 4 0x83FD9004 0x333574aa
  85 /* ESDCTL_ESDCFG1 */
  86 DATA 4 0x83FD900C 0x333574aa
  87
  88 /* Init DRAM on CS0 */
  89 /* ESDCTL_ESDSCR */
  90 DATA 4 0x83FD9014 0x04008008
  91 DATA 4 0x83FD9014 0x0000801a
  92 DATA 4 0x83FD9014 0x0000801b
  93 DATA 4 0x83FD9014 0x00448019
  94 DATA 4 0x83FD9014 0x07328018
  95 DATA 4 0x83FD9014 0x04008008
  96 DATA 4 0x83FD9014 0x00008010
  97 DATA 4 0x83FD9014 0x00008010
  98 DATA 4 0x83FD9014 0x06328018
  99 DATA 4 0x83FD9014 0x03808019
 100 DATA 4 0x83FD9014 0x00408019
 101 DATA 4 0x83FD9014 0x00008000
 102
 103 /* Init DRAM on CS1 */
 104 DATA 4 0x83FD9014 0x0400800c
 105 DATA 4 0x83FD9014 0x0000801e
 106 DATA 4 0x83FD9014 0x0000801f
 107 DATA 4 0x83FD9014 0x0000801d
 108 DATA 4 0x83FD9014 0x0732801c
 109 DATA 4 0x83FD9014 0x0400800c
 110 DATA 4 0x83FD9014 0x00008014
 111 DATA 4 0x83FD9014 0x00008014
 112 DATA 4 0x83FD9014 0x0632801c
 113 DATA 4 0x83FD9014 0x0380801d
 114 DATA 4 0x83FD9014 0x0040801d
 115 DATA 4 0x83FD9014 0x00008004
 116
 117 /* Write to CTL0 */
 118 DATA 4 0x83FD9000 0xb2a20000
 119 /* Write to CTL1 */
 120 DATA 4 0x83FD9008 0xb2a20000
 121 /* ESDMISC */
 122 DATA 4 0x83FD9010 0x000ad6d0
 123 /* ESDCTL_ESDCDLYGD */
 124 DATA 4 0x83FD9034 0x90000000
 125 DATA 4 0x83FD9014 0x00000000