git.sur5r.net Git - u-boot/blob - board/gateworks/gw_ventana/common.c

   1 /*
   2  * Copyright (C) 2013 Gateworks Corporation
   3  *
   4  * Author: Tim Harvey <tharvey@gateworks.com>
   5  *
   6  * SPDX-License-Identifier: GPL-2.0+
   7  */
   8
   9 #include <asm/arch/mx6-pins.h>
  10 #include <asm/arch/sys_proto.h>
  11 #include <asm/gpio.h>
  12 #include <asm/imx-common/mxc_i2c.h>
  13 #include <hwconfig.h>
  14 #include <power/pmic.h>
  15 #include <power/ltc3676_pmic.h>
  16 #include <power/pfuze100_pmic.h>
  17
  18 #include "common.h"
  19
  20 /* UART1: Function varies per baseboard */
  21 static iomux_v3_cfg_t const uart1_pads[] = {
  22         IOMUX_PADS(PAD_SD3_DAT6__UART1_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  23         IOMUX_PADS(PAD_SD3_DAT7__UART1_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  24 };
  25
  26 /* UART2: Serial Console */
  27 static iomux_v3_cfg_t const uart2_pads[] = {
  28         IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  29         IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  30 };
  31
  32 void setup_iomux_uart(void)
  33 {
  34         SETUP_IOMUX_PADS(uart1_pads);
  35         SETUP_IOMUX_PADS(uart2_pads);
  36 }
  37
  38 /* I2C1: GSC */
  39 static struct i2c_pads_info mx6q_i2c_pad_info0 = {
  40         .scl = {
  41                 .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
  42                 .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
  43                 .gp = IMX_GPIO_NR(3, 21)
  44         },
  45         .sda = {
  46                 .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
  47                 .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
  48                 .gp = IMX_GPIO_NR(3, 28)
  49         }
  50 };
  51 static struct i2c_pads_info mx6dl_i2c_pad_info0 = {
  52         .scl = {
  53                 .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
  54                 .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
  55                 .gp = IMX_GPIO_NR(3, 21)
  56         },
  57         .sda = {
  58                 .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
  59                 .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
  60                 .gp = IMX_GPIO_NR(3, 28)
  61         }
  62 };
  63
  64 /* I2C2: PMIC/PCIe Switch/PCIe Clock/Mezz */
  65 static struct i2c_pads_info mx6q_i2c_pad_info1 = {
  66         .scl = {
  67                 .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
  68                 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
  69                 .gp = IMX_GPIO_NR(4, 12)
  70         },
  71         .sda = {
  72                 .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
  73                 .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
  74                 .gp = IMX_GPIO_NR(4, 13)
  75         }
  76 };
  77 static struct i2c_pads_info mx6dl_i2c_pad_info1 = {
  78         .scl = {
  79                 .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
  80                 .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
  81                 .gp = IMX_GPIO_NR(4, 12)
  82         },
  83         .sda = {
  84                 .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
  85                 .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
  86                 .gp = IMX_GPIO_NR(4, 13)
  87         }
  88 };
  89
  90 /* I2C3: Misc/Expansion */
  91 static struct i2c_pads_info mx6q_i2c_pad_info2 = {
  92         .scl = {
  93                 .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
  94                 .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
  95                 .gp = IMX_GPIO_NR(1, 3)
  96         },
  97         .sda = {
  98                 .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
  99                 .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
 100                 .gp = IMX_GPIO_NR(1, 6)
 101         }
 102 };
 103 static struct i2c_pads_info mx6dl_i2c_pad_info2 = {
 104         .scl = {
 105                 .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
 106                 .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
 107                 .gp = IMX_GPIO_NR(1, 3)
 108         },
 109         .sda = {
 110                 .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
 111                 .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
 112                 .gp = IMX_GPIO_NR(1, 6)
 113         }
 114 };
 115
 116 void setup_ventana_i2c(void)
 117 {
 118         if (is_cpu_type(MXC_CPU_MX6Q)) {
 119                 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info0);
 120                 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info1);
 121                 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info2);
 122         } else {
 123                 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info0);
 124                 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info1);
 125                 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info2);
 126         }
 127 }
 128
 129 /*
 130  * Baseboard specific GPIO
 131  */
 132
 133 /* common to add baseboards */
 134 static iomux_v3_cfg_t const gw_gpio_pads[] = {
 135         /* SD3_VSELECT */
 136         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 137 };
 138
 139 /* prototype */
 140 static iomux_v3_cfg_t const gwproto_gpio_pads[] = {
 141         /* RS232_EN# */
 142         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 143         /* PANLEDG# */
 144         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 145         /* PANLEDR# */
 146         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 147         /* LOCLED# */
 148         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 149         /* RS485_EN */
 150         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 151         /* IOEXP_PWREN# */
 152         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 153         /* IOEXP_IRQ# */
 154         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 155         /* VID_EN */
 156         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 157         /* DIOI2C_DIS# */
 158         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 159         /* PCICK_SSON */
 160         IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20 | DIO_PAD_CFG),
 161         /* PCI_RST# */
 162         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 163 };
 164
 165 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
 166         /* PANLEDG# */
 167         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 168         /* PANLEDR# */
 169         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 170         /* IOEXP_PWREN# */
 171         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 172         /* IOEXP_IRQ# */
 173         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 174
 175         /* GPS_SHDN */
 176         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 177         /* VID_PWR */
 178         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 179         /* PCI_RST# */
 180         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 181         /* PCIESKT_WDIS# */
 182         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 183 };
 184
 185 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
 186         /* RS232_EN# */
 187         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 188         /* MSATA_EN */
 189         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 190         /* PANLEDG# */
 191         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 192         /* PANLEDR# */
 193         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 194         /* IOEXP_PWREN# */
 195         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 196         /* IOEXP_IRQ# */
 197         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 198         /* CAN_STBY */
 199         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 200         /* MX6_LOCLED# */
 201         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 202         /* GPS_SHDN */
 203         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 204         /* USBOTG_SEL */
 205         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 206         /* VID_PWR */
 207         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 208         /* PCI_RST# */
 209         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 210         /* PCI_RST# (GW522x) */
 211         IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
 212         /* RS485_EN */
 213         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 214         /* PCIESKT_WDIS# */
 215         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 216 };
 217
 218 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
 219         /* RS232_EN# */
 220         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 221         /* MSATA_EN */
 222         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 223         /* CAN_STBY */
 224         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 225         /* USB_HUBRST# */
 226         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 227         /* PANLEDG# */
 228         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 229         /* PANLEDR# */
 230         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 231         /* MX6_LOCLED# */
 232         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 233         /* IOEXP_PWREN# */
 234         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 235         /* IOEXP_IRQ# */
 236         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 237         /* DIOI2C_DIS# */
 238         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 239         /* GPS_SHDN */
 240         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 241         /* VID_EN */
 242         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 243         /* PCI_RST# */
 244         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 245         /* RS485_EN */
 246         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 247         /* PCIESKT_WDIS# */
 248         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 249 };
 250
 251 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
 252         /* RS232_EN# */
 253         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 254         /* MSATA_EN */
 255         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 256         /* CAN_STBY */
 257         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 258         /* PANLEDG# */
 259         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 260         /* PANLEDR# */
 261         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 262         /* MX6_LOCLED# */
 263         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 264         /* USB_HUBRST# */
 265         IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
 266         /* MIPI_DIO */
 267         IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
 268         /* RS485_EN */
 269         IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
 270         /* IOEXP_PWREN# */
 271         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 272         /* IOEXP_IRQ# */
 273         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 274         /* DIOI2C_DIS# */
 275         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 276         /* PCI_RST# */
 277         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 278         /* VID_EN */
 279         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 280         /* RS485_EN */
 281         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 282         /* PCIESKT_WDIS# */
 283         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 284 };
 285
 286 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
 287         /* CAN_STBY */
 288         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 289         /* PANLED# */
 290         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 291         /* PCI_RST# */
 292         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 293         /* PCIESKT_WDIS# */
 294         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 295 };
 296
 297 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
 298         /* MSATA_EN */
 299         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 300         /* USBOTG_SEL */
 301         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 302         /* USB_HUBRST# */
 303         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 304         /* PANLEDG# */
 305         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 306         /* PANLEDR# */
 307         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 308         /* MX6_LOCLED# */
 309         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 310         /* PCI_RST# */
 311         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 312         /* MX6_DIO[4:9] */
 313         IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
 314         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 315         IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
 316         IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
 317         IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
 318         IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
 319         /* PCIEGBE1_OFF# */
 320         IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
 321         /* PCIEGBE2_OFF# */
 322         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 323         /* PCIESKT_WDIS# */
 324         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 325 };
 326
 327 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
 328         /* PANLEDG# */
 329         IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
 330         /* PANLEDR# */
 331         IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG),
 332
 333         /* VID_PWR */
 334         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 335         /* PCI_RST# */
 336         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 337         /* PCIESKT_WDIS# */
 338         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 339 };
 340
 341
 342 /*
 343  * Board Specific GPIO
 344  */
 345 struct ventana gpio_cfg[GW_UNKNOWN] = {
 346         /* GW5400proto */
 347         {
 348                 .gpio_pads = gw54xx_gpio_pads,
 349                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 350                 .dio_cfg = {
 351                         {
 352                                 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
 353                                 IMX_GPIO_NR(1, 9),
 354                                 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
 355                                 1
 356                         },
 357                         {
 358                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 359                                 IMX_GPIO_NR(1, 19),
 360                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 361                                 2
 362                         },
 363                         {
 364                                 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
 365                                 IMX_GPIO_NR(2, 9),
 366                                 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
 367                                 3
 368                         },
 369                         {
 370                                 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
 371                                 IMX_GPIO_NR(2, 10),
 372                                 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
 373                                 4
 374                         },
 375                 },
 376                 .num_gpios = 4,
 377                 .leds = {
 378                         IMX_GPIO_NR(4, 6),
 379                         IMX_GPIO_NR(4, 10),
 380                         IMX_GPIO_NR(4, 15),
 381                 },
 382                 .pcie_rst = IMX_GPIO_NR(1, 29),
 383                 .mezz_pwren = IMX_GPIO_NR(4, 7),
 384                 .mezz_irq = IMX_GPIO_NR(4, 9),
 385                 .rs485en = IMX_GPIO_NR(3, 24),
 386                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 387                 .pcie_sson = IMX_GPIO_NR(1, 20),
 388         },
 389
 390         /* GW51xx */
 391         {
 392                 .gpio_pads = gw51xx_gpio_pads,
 393                 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
 394                 .dio_cfg = {
 395                         {
 396                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 397                                 IMX_GPIO_NR(1, 16),
 398                                 { 0, 0 },
 399                                 0
 400                         },
 401                         {
 402                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 403                                 IMX_GPIO_NR(1, 19),
 404                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 405                                 2
 406                         },
 407                         {
 408                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 409                                 IMX_GPIO_NR(1, 17),
 410                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 411                                 3
 412                         },
 413                         {
 414                                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 415                                 IMX_GPIO_NR(1, 18),
 416                                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 417                                 4
 418                         },
 419                 },
 420                 .num_gpios = 4,
 421                 .leds = {
 422                         IMX_GPIO_NR(4, 6),
 423                         IMX_GPIO_NR(4, 10),
 424                 },
 425                 .pcie_rst = IMX_GPIO_NR(1, 0),
 426                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 427                 .mezz_irq = IMX_GPIO_NR(2, 18),
 428                 .gps_shdn = IMX_GPIO_NR(1, 2),
 429                 .vidin_en = IMX_GPIO_NR(5, 20),
 430                 .wdis = IMX_GPIO_NR(7, 12),
 431         },
 432
 433         /* GW52xx */
 434         {
 435                 .gpio_pads = gw52xx_gpio_pads,
 436                 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
 437                 .dio_cfg = {
 438                         {
 439                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 440                                 IMX_GPIO_NR(1, 16),
 441                                 { 0, 0 },
 442                                 0
 443                         },
 444                         {
 445                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 446                                 IMX_GPIO_NR(1, 19),
 447                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 448                                 2
 449                         },
 450                         {
 451                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 452                                 IMX_GPIO_NR(1, 17),
 453                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 454                                 3
 455                         },
 456                         {
 457                                 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 458                                 IMX_GPIO_NR(1, 20),
 459                                 { 0, 0 },
 460                                 0
 461                         },
 462                 },
 463                 .num_gpios = 4,
 464                 .leds = {
 465                         IMX_GPIO_NR(4, 6),
 466                         IMX_GPIO_NR(4, 7),
 467                         IMX_GPIO_NR(4, 15),
 468                 },
 469                 .pcie_rst = IMX_GPIO_NR(1, 29),
 470                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 471                 .mezz_irq = IMX_GPIO_NR(2, 18),
 472                 .gps_shdn = IMX_GPIO_NR(1, 27),
 473                 .vidin_en = IMX_GPIO_NR(3, 31),
 474                 .usb_sel = IMX_GPIO_NR(1, 2),
 475                 .wdis = IMX_GPIO_NR(7, 12),
 476                 .msata_en = GP_MSATA_SEL,
 477                 .rs232_en = GP_RS232_EN,
 478         },
 479
 480         /* GW53xx */
 481         {
 482                 .gpio_pads = gw53xx_gpio_pads,
 483                 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
 484                 .dio_cfg = {
 485                         {
 486                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 487                                 IMX_GPIO_NR(1, 16),
 488                                 { 0, 0 },
 489                                 0
 490                         },
 491                         {
 492                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 493                                 IMX_GPIO_NR(1, 19),
 494                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 495                                 2
 496                         },
 497                         {
 498                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 499                                 IMX_GPIO_NR(1, 17),
 500                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 501                                 3
 502                         },
 503                         {
 504                                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 505                                 IMX_GPIO_NR(1, 20),
 506                                 { 0, 0 },
 507                                 0
 508                         },
 509                 },
 510                 .num_gpios = 4,
 511                 .leds = {
 512                         IMX_GPIO_NR(4, 6),
 513                         IMX_GPIO_NR(4, 7),
 514                         IMX_GPIO_NR(4, 15),
 515                 },
 516                 .pcie_rst = IMX_GPIO_NR(1, 29),
 517                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 518                 .mezz_irq = IMX_GPIO_NR(2, 18),
 519                 .gps_shdn = IMX_GPIO_NR(1, 27),
 520                 .vidin_en = IMX_GPIO_NR(3, 31),
 521                 .wdis = IMX_GPIO_NR(7, 12),
 522                 .msata_en = GP_MSATA_SEL,
 523                 .rs232_en = GP_RS232_EN,
 524         },
 525
 526         /* GW54xx */
 527         {
 528                 .gpio_pads = gw54xx_gpio_pads,
 529                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 530                 .dio_cfg = {
 531                         {
 532                                 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
 533                                 IMX_GPIO_NR(1, 9),
 534                                 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
 535                                 1
 536                         },
 537                         {
 538                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 539                                 IMX_GPIO_NR(1, 19),
 540                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 541                                 2
 542                         },
 543                         {
 544                                 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
 545                                 IMX_GPIO_NR(2, 9),
 546                                 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
 547                                 3
 548                         },
 549                         {
 550                                 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
 551                                 IMX_GPIO_NR(2, 10),
 552                                 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
 553                                 4
 554                         },
 555                 },
 556                 .num_gpios = 4,
 557                 .leds = {
 558                         IMX_GPIO_NR(4, 6),
 559                         IMX_GPIO_NR(4, 7),
 560                         IMX_GPIO_NR(4, 15),
 561                 },
 562                 .pcie_rst = IMX_GPIO_NR(1, 29),
 563                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 564                 .mezz_irq = IMX_GPIO_NR(2, 18),
 565                 .rs485en = IMX_GPIO_NR(7, 1),
 566                 .vidin_en = IMX_GPIO_NR(3, 31),
 567                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 568                 .pcie_sson = IMX_GPIO_NR(1, 20),
 569                 .wdis = IMX_GPIO_NR(5, 17),
 570                 .msata_en = GP_MSATA_SEL,
 571                 .rs232_en = GP_RS232_EN,
 572         },
 573
 574         /* GW551x */
 575         {
 576                 .gpio_pads = gw551x_gpio_pads,
 577                 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
 578                 .dio_cfg = {
 579                         {
 580                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 581                                 IMX_GPIO_NR(1, 19),
 582                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 583                                 2
 584                         },
 585                         {
 586                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 587                                 IMX_GPIO_NR(1, 17),
 588                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 589                                 3
 590                         },
 591                 },
 592                 .num_gpios = 2,
 593                 .leds = {
 594                         IMX_GPIO_NR(4, 7),
 595                 },
 596                 .pcie_rst = IMX_GPIO_NR(1, 0),
 597                 .wdis = IMX_GPIO_NR(7, 12),
 598         },
 599
 600         /* GW552x */
 601         {
 602                 .gpio_pads = gw552x_gpio_pads,
 603                 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
 604                 .dio_cfg = {
 605                         {
 606                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 607                                 IMX_GPIO_NR(1, 16),
 608                                 { 0, 0 },
 609                                 0
 610                         },
 611                         {
 612                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 613                                 IMX_GPIO_NR(1, 19),
 614                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 615                                 2
 616                         },
 617                         {
 618                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 619                                 IMX_GPIO_NR(1, 17),
 620                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 621                                 3
 622                         },
 623                         {
 624                                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 625                                 IMX_GPIO_NR(1, 20),
 626                                 { 0, 0 },
 627                                 0
 628                         },
 629                 },
 630                 .num_gpios = 4,
 631                 .leds = {
 632                         IMX_GPIO_NR(4, 6),
 633                         IMX_GPIO_NR(4, 7),
 634                         IMX_GPIO_NR(4, 15),
 635                 },
 636                 .pcie_rst = IMX_GPIO_NR(1, 29),
 637                 .usb_sel = IMX_GPIO_NR(1, 7),
 638                 .wdis = IMX_GPIO_NR(7, 12),
 639                 .msata_en = GP_MSATA_SEL,
 640         },
 641
 642         /* GW553x */
 643         {
 644                 .gpio_pads = gw553x_gpio_pads,
 645                 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
 646                 .dio_cfg = {
 647                         {
 648                                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 649                                 IMX_GPIO_NR(1, 16),
 650                                 { 0, 0 },
 651                                 0
 652                         },
 653                         {
 654                                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 655                                 IMX_GPIO_NR(1, 19),
 656                                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 657                                 2
 658                         },
 659                         {
 660                                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 661                                 IMX_GPIO_NR(1, 17),
 662                                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 663                                 3
 664                         },
 665                         {
 666                                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 667                                 IMX_GPIO_NR(1, 18),
 668                                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 669                                 4
 670                         },
 671                 },
 672                 .num_gpios = 4,
 673                 .leds = {
 674                         IMX_GPIO_NR(4, 10),
 675                         IMX_GPIO_NR(4, 11),
 676                 },
 677                 .pcie_rst = IMX_GPIO_NR(1, 0),
 678                 .vidin_en = IMX_GPIO_NR(5, 20),
 679                 .wdis = IMX_GPIO_NR(7, 12),
 680         },
 681 };
 682
 683 void setup_iomux_gpio(int board, struct ventana_board_info *info)
 684 {
 685         int i;
 686
 687         /* iomux common to all Ventana boards */
 688         SETUP_IOMUX_PADS(gw_gpio_pads);
 689
 690         /* OTG power off */
 691         gpio_request(GP_USB_OTG_PWR, "usbotg_pwr");
 692         gpio_direction_output(GP_USB_OTG_PWR, 0);
 693
 694         if (board >= GW_UNKNOWN)
 695                 return;
 696
 697         /* board specific iomux */
 698         imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
 699                                          gpio_cfg[board].num_pads);
 700
 701         /* RS232_EN# */
 702         if (gpio_cfg[board].rs232_en) {
 703                 gpio_request(gpio_cfg[board].rs232_en, "rs232_en");
 704                 gpio_direction_output(gpio_cfg[board].rs232_en, 0);
 705         }
 706
 707         /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
 708         if (board == GW52xx && info->model[4] == '2')
 709                 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
 710
 711         /* assert PCI_RST# */
 712         gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
 713         gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
 714
 715         /* turn off (active-high) user LED's */
 716         for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
 717                 char name[16];
 718                 if (gpio_cfg[board].leds[i]) {
 719                         sprintf(name, "led_user%d", i);
 720                         gpio_request(gpio_cfg[board].leds[i], name);
 721                         gpio_direction_output(gpio_cfg[board].leds[i], 1);
 722                 }
 723         }
 724
 725         /* MSATA Enable - default to PCI */
 726         if (gpio_cfg[board].msata_en) {
 727                 gpio_request(gpio_cfg[board].msata_en, "msata_en");
 728                 gpio_direction_output(gpio_cfg[board].msata_en, 0);
 729         }
 730
 731         /* Expansion Mezzanine IO */
 732         if (gpio_cfg[board].mezz_pwren) {
 733                 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
 734                 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
 735         }
 736         if (gpio_cfg[board].mezz_irq) {
 737                 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
 738                 gpio_direction_input(gpio_cfg[board].mezz_irq);
 739         }
 740
 741         /* RS485 Transmit Enable */
 742         if (gpio_cfg[board].rs485en) {
 743                 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
 744                 gpio_direction_output(gpio_cfg[board].rs485en, 0);
 745         }
 746
 747         /* GPS_SHDN */
 748         if (gpio_cfg[board].gps_shdn) {
 749                 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
 750                 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
 751         }
 752
 753         /* Analog video codec power enable */
 754         if (gpio_cfg[board].vidin_en) {
 755                 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
 756                 gpio_direction_output(gpio_cfg[board].vidin_en, 1);
 757         }
 758
 759         /* DIOI2C_DIS# */
 760         if (gpio_cfg[board].dioi2c_en) {
 761                 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
 762                 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
 763         }
 764
 765         /* PCICK_SSON: disable spread-spectrum clock */
 766         if (gpio_cfg[board].pcie_sson) {
 767                 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
 768                 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
 769         }
 770
 771         /* USBOTG mux routing */
 772         if (gpio_cfg[board].usb_sel) {
 773                 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
 774                 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
 775         }
 776
 777         /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
 778         if (gpio_cfg[board].wdis) {
 779                 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
 780                 gpio_direction_output(gpio_cfg[board].wdis, 1);
 781         }
 782
 783         /* sense vselect pin to see if we support uhs-i */
 784         gpio_request(GP_SD3_VSELECT, "sd3_vselect");
 785         gpio_direction_input(GP_SD3_VSELECT);
 786         gpio_cfg[board].usd_vsel = !gpio_get_value(GP_SD3_VSELECT);
 787 }
 788
 789 /* setup GPIO pinmux and default configuration per baseboard and env */
 790 void setup_board_gpio(int board, struct ventana_board_info *info)
 791 {
 792         const char *s;
 793         char arg[10];
 794         size_t len;
 795         int i;
 796         int quiet = simple_strtol(getenv("quiet"), NULL, 10);
 797
 798         if (board >= GW_UNKNOWN)
 799                 return;
 800
 801         /* RS232_EN# */
 802         if (gpio_cfg[board].rs232_en) {
 803                 gpio_direction_output(gpio_cfg[board].rs232_en,
 804                                       (hwconfig("rs232")) ? 0 : 1);
 805         }
 806
 807         /* MSATA Enable */
 808         if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
 809                 gpio_direction_output(GP_MSATA_SEL,
 810                                       (hwconfig("msata")) ? 1 : 0);
 811         }
 812
 813         /* USBOTG Select (PCISKT or FrontPanel) */
 814         if (gpio_cfg[board].usb_sel) {
 815                 gpio_direction_output(gpio_cfg[board].usb_sel,
 816                                       (hwconfig("usb_pcisel")) ? 1 : 0);
 817         }
 818
 819         /*
 820          * Configure DIO pinmux/padctl registers
 821          * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
 822          */
 823         for (i = 0; i < gpio_cfg[board].num_gpios; i++) {
 824                 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
 825                 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
 826                 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
 827
 828                 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
 829                         continue;
 830                 sprintf(arg, "dio%d", i);
 831                 if (!hwconfig(arg))
 832                         continue;
 833                 s = hwconfig_subarg(arg, "padctrl", &len);
 834                 if (s) {
 835                         ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16)
 836                                             & 0x1ffff) | MUX_MODE_SION;
 837                 }
 838                 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
 839                         if (!quiet) {
 840                                 printf("DIO%d:  GPIO%d_IO%02d (gpio-%d)\n", i,
 841                                        (cfg->gpio_param/32)+1,
 842                                        cfg->gpio_param%32,
 843                                        cfg->gpio_param);
 844                         }
 845                         imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
 846                                                ctrl);
 847                         gpio_requestf(cfg->gpio_param, "dio%d", i);
 848                         gpio_direction_input(cfg->gpio_param);
 849                 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
 850                            cfg->pwm_padmux) {
 851                         if (!cfg->pwm_param) {
 852                                 printf("DIO%d:  Error: pwm config invalid\n",
 853                                         i);
 854                                 continue;
 855                         }
 856                         if (!quiet)
 857                                 printf("DIO%d:  pwm%d\n", i, cfg->pwm_param);
 858                         imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
 859                                                MUX_PAD_CTRL(ctrl));
 860                 }
 861         }
 862
 863         if (!quiet) {
 864                 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
 865                         printf("MSATA: %s\n", (hwconfig("msata") ?
 866                                "enabled" : "disabled"));
 867                 }
 868                 if (gpio_cfg[board].rs232_en) {
 869                         printf("RS232: %s\n", (hwconfig("rs232")) ?
 870                                "enabled" : "disabled");
 871                 }
 872         }
 873 }
 874
 875 /* setup board specific PMIC */
 876 void setup_pmic(void)
 877 {
 878         struct pmic *p;
 879         u32 reg;
 880
 881         i2c_set_bus_num(CONFIG_I2C_PMIC);
 882
 883         /* configure PFUZE100 PMIC */
 884         if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
 885                 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
 886                 power_pfuze100_init(CONFIG_I2C_PMIC);
 887                 p = pmic_get("PFUZE100");
 888                 if (p && !pmic_probe(p)) {
 889                         pmic_reg_read(p, PFUZE100_DEVICEID, &reg);
 890                         printf("PMIC:  PFUZE100 ID=0x%02x\n", reg);
 891
 892                         /* Set VGEN1 to 1.5V and enable */
 893                         pmic_reg_read(p, PFUZE100_VGEN1VOL, &reg);
 894                         reg &= ~(LDO_VOL_MASK);
 895                         reg |= (LDOA_1_50V | LDO_EN);
 896                         pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
 897
 898                         /* Set SWBST to 5.0V and enable */
 899                         pmic_reg_read(p, PFUZE100_SWBSTCON1, &reg);
 900                         reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
 901                         reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
 902                         pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
 903                 }
 904         }
 905
 906         /* configure LTC3676 PMIC */
 907         else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
 908                 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
 909                 power_ltc3676_init(CONFIG_I2C_PMIC);
 910                 p = pmic_get("LTC3676_PMIC");
 911                 if (p && !pmic_probe(p)) {
 912                         puts("PMIC:  LTC3676\n");
 913                         /*
 914                          * set board-specific scalar for max CPU frequency
 915                          * per CPU based on the LDO enabled Operating Ranges
 916                          * defined in the respective IMX6DQ and IMX6SDL
 917                          * datasheets. The voltage resulting from the R1/R2
 918                          * feedback inputs on Ventana is 1308mV. Note that this
 919                          * is a bit shy of the Vmin of 1350mV in the datasheet
 920                          * for LDO enabled mode but is as high as we can go.
 921                          *
 922                          * We will rely on an OS kernel driver to properly
 923                          * regulate these per CPU operating point and use LDO
 924                          * bypass mode when using the higher frequency
 925                          * operating points to compensate as LDO bypass mode
 926                          * allows the rails be 125mV lower.
 927                          */
 928                         /* mask PGOOD during SW1 transition */
 929                         pmic_reg_write(p, LTC3676_DVB1B,
 930                                        0x1f | LTC3676_PGOOD_MASK);
 931                         /* set SW1 (VDD_SOC) */
 932                         pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
 933
 934                         /* mask PGOOD during SW3 transition */
 935                         pmic_reg_write(p, LTC3676_DVB3B,
 936                                        0x1f | LTC3676_PGOOD_MASK);
 937                         /* set SW3 (VDD_ARM) */
 938                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
 939                 }
 940         }
 941 }