2 * Copyright (C) 2013 Gateworks Corporation
4 * Author: Tim Harvey <tharvey@gateworks.com>
6 * SPDX-License-Identifier: GPL-2.0+
9 #include <asm/arch/clock.h>
10 #include <asm/arch/mx6-pins.h>
11 #include <asm/arch/sys_proto.h>
13 #include <asm/imx-common/mxc_i2c.h>
14 #include <fsl_esdhc.h>
16 #include <power/pmic.h>
17 #include <power/ltc3676_pmic.h>
18 #include <power/pfuze100_pmic.h>
22 /* UART1: Function varies per baseboard */
23 static iomux_v3_cfg_t const uart1_pads[] = {
24 IOMUX_PADS(PAD_SD3_DAT6__UART1_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
25 IOMUX_PADS(PAD_SD3_DAT7__UART1_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
28 /* UART2: Serial Console */
29 static iomux_v3_cfg_t const uart2_pads[] = {
30 IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
31 IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
34 void setup_iomux_uart(void)
36 SETUP_IOMUX_PADS(uart1_pads);
37 SETUP_IOMUX_PADS(uart2_pads);
41 static iomux_v3_cfg_t const usdhc3_pads[] = {
42 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
43 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
44 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
45 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
46 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
47 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
48 IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
52 static struct i2c_pads_info mx6q_i2c_pad_info0 = {
54 .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
55 .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
56 .gp = IMX_GPIO_NR(3, 21)
59 .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
60 .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
61 .gp = IMX_GPIO_NR(3, 28)
64 static struct i2c_pads_info mx6dl_i2c_pad_info0 = {
66 .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
67 .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
68 .gp = IMX_GPIO_NR(3, 21)
71 .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
72 .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
73 .gp = IMX_GPIO_NR(3, 28)
77 /* I2C2: PMIC/PCIe Switch/PCIe Clock/Mezz */
78 static struct i2c_pads_info mx6q_i2c_pad_info1 = {
80 .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
81 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
82 .gp = IMX_GPIO_NR(4, 12)
85 .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
86 .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
87 .gp = IMX_GPIO_NR(4, 13)
90 static struct i2c_pads_info mx6dl_i2c_pad_info1 = {
92 .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
93 .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
94 .gp = IMX_GPIO_NR(4, 12)
97 .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
98 .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
99 .gp = IMX_GPIO_NR(4, 13)
103 /* I2C3: Misc/Expansion */
104 static struct i2c_pads_info mx6q_i2c_pad_info2 = {
106 .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
107 .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
108 .gp = IMX_GPIO_NR(1, 3)
111 .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
112 .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
113 .gp = IMX_GPIO_NR(1, 6)
116 static struct i2c_pads_info mx6dl_i2c_pad_info2 = {
118 .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
119 .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
120 .gp = IMX_GPIO_NR(1, 3)
123 .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
124 .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
125 .gp = IMX_GPIO_NR(1, 6)
129 void setup_ventana_i2c(void)
131 if (is_cpu_type(MXC_CPU_MX6Q)) {
132 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info0);
133 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info1);
134 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6q_i2c_pad_info2);
136 setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info0);
137 setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info1);
138 setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &mx6dl_i2c_pad_info2);
143 * Baseboard specific GPIO
146 /* common to add baseboards */
147 static iomux_v3_cfg_t const gw_gpio_pads[] = {
149 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
153 static iomux_v3_cfg_t const gwproto_gpio_pads[] = {
155 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
157 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
159 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
161 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
163 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
165 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
167 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
169 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
171 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
173 IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20 | DIO_PAD_CFG),
175 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
178 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
180 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
182 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
184 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
186 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
189 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
191 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
193 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
195 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
198 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
200 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
202 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
204 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
206 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
208 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
210 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
212 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
214 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
216 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
218 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
220 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
222 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
223 /* PCI_RST# (GW522x) */
224 IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
226 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
228 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
231 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
233 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
235 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
237 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
239 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
241 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
243 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
245 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
247 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
249 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
251 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
253 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
255 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
257 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
259 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
261 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
264 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
266 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
268 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
270 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
272 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
274 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
276 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
278 IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
280 IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
282 IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
284 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
286 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
288 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
290 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
292 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
294 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
296 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
299 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
301 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
303 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
305 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
307 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
310 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
312 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
314 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
316 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
318 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
320 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
322 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
324 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
326 IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
327 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
328 IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
329 IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
330 IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
331 IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
333 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
335 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
337 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
340 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
342 IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
344 IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG),
347 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
349 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
351 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
355 struct dio_cfg gw51xx_dio[] = {
357 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
363 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
365 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
369 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
371 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
375 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
377 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
382 struct dio_cfg gw52xx_dio[] = {
384 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
390 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
392 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
396 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
398 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
402 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
409 struct dio_cfg gw53xx_dio[] = {
411 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
417 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
419 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
423 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
425 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
429 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
436 struct dio_cfg gw54xx_dio[] = {
438 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
440 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
444 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
446 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
450 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
452 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
456 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
458 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
463 struct dio_cfg gw551x_dio[] = {
465 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
467 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
471 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
473 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
478 struct dio_cfg gw552x_dio[] = {
480 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
486 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
488 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
492 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
494 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
498 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
504 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) },
510 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) },
516 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) },
522 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) },
528 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) },
534 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) },
541 struct dio_cfg gw553x_dio[] = {
543 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
549 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
551 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
555 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
557 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
561 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
563 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
569 * Board Specific GPIO
571 struct ventana gpio_cfg[GW_UNKNOWN] = {
574 .gpio_pads = gw54xx_gpio_pads,
575 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
576 .dio_cfg = gw54xx_dio,
577 .dio_num = ARRAY_SIZE(gw54xx_dio),
583 .pcie_rst = IMX_GPIO_NR(1, 29),
584 .mezz_pwren = IMX_GPIO_NR(4, 7),
585 .mezz_irq = IMX_GPIO_NR(4, 9),
586 .rs485en = IMX_GPIO_NR(3, 24),
587 .dioi2c_en = IMX_GPIO_NR(4, 5),
588 .pcie_sson = IMX_GPIO_NR(1, 20),
589 .otgpwr_en = IMX_GPIO_NR(3, 22),
594 .gpio_pads = gw51xx_gpio_pads,
595 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
596 .dio_cfg = gw51xx_dio,
597 .dio_num = ARRAY_SIZE(gw51xx_dio),
602 .pcie_rst = IMX_GPIO_NR(1, 0),
603 .mezz_pwren = IMX_GPIO_NR(2, 19),
604 .mezz_irq = IMX_GPIO_NR(2, 18),
605 .gps_shdn = IMX_GPIO_NR(1, 2),
606 .vidin_en = IMX_GPIO_NR(5, 20),
607 .wdis = IMX_GPIO_NR(7, 12),
608 .otgpwr_en = IMX_GPIO_NR(3, 22),
613 .gpio_pads = gw52xx_gpio_pads,
614 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
615 .dio_cfg = gw52xx_dio,
616 .dio_num = ARRAY_SIZE(gw52xx_dio),
622 .pcie_rst = IMX_GPIO_NR(1, 29),
623 .mezz_pwren = IMX_GPIO_NR(2, 19),
624 .mezz_irq = IMX_GPIO_NR(2, 18),
625 .gps_shdn = IMX_GPIO_NR(1, 27),
626 .vidin_en = IMX_GPIO_NR(3, 31),
627 .usb_sel = IMX_GPIO_NR(1, 2),
628 .wdis = IMX_GPIO_NR(7, 12),
629 .msata_en = GP_MSATA_SEL,
630 .rs232_en = GP_RS232_EN,
631 .otgpwr_en = IMX_GPIO_NR(3, 22),
636 .gpio_pads = gw53xx_gpio_pads,
637 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
638 .dio_cfg = gw53xx_dio,
639 .dio_num = ARRAY_SIZE(gw53xx_dio),
645 .pcie_rst = IMX_GPIO_NR(1, 29),
646 .mezz_pwren = IMX_GPIO_NR(2, 19),
647 .mezz_irq = IMX_GPIO_NR(2, 18),
648 .gps_shdn = IMX_GPIO_NR(1, 27),
649 .vidin_en = IMX_GPIO_NR(3, 31),
650 .wdis = IMX_GPIO_NR(7, 12),
651 .msata_en = GP_MSATA_SEL,
652 .rs232_en = GP_RS232_EN,
653 .otgpwr_en = IMX_GPIO_NR(3, 22),
658 .gpio_pads = gw54xx_gpio_pads,
659 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
660 .dio_cfg = gw54xx_dio,
661 .dio_num = ARRAY_SIZE(gw54xx_dio),
667 .pcie_rst = IMX_GPIO_NR(1, 29),
668 .mezz_pwren = IMX_GPIO_NR(2, 19),
669 .mezz_irq = IMX_GPIO_NR(2, 18),
670 .rs485en = IMX_GPIO_NR(7, 1),
671 .vidin_en = IMX_GPIO_NR(3, 31),
672 .dioi2c_en = IMX_GPIO_NR(4, 5),
673 .pcie_sson = IMX_GPIO_NR(1, 20),
674 .wdis = IMX_GPIO_NR(5, 17),
675 .msata_en = GP_MSATA_SEL,
676 .rs232_en = GP_RS232_EN,
677 .otgpwr_en = IMX_GPIO_NR(3, 22),
682 .gpio_pads = gw551x_gpio_pads,
683 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
684 .dio_cfg = gw551x_dio,
685 .dio_num = ARRAY_SIZE(gw551x_dio),
689 .pcie_rst = IMX_GPIO_NR(1, 0),
690 .wdis = IMX_GPIO_NR(7, 12),
695 .gpio_pads = gw552x_gpio_pads,
696 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
697 .dio_cfg = gw552x_dio,
698 .dio_num = ARRAY_SIZE(gw552x_dio),
704 .pcie_rst = IMX_GPIO_NR(1, 29),
705 .usb_sel = IMX_GPIO_NR(1, 7),
706 .wdis = IMX_GPIO_NR(7, 12),
707 .msata_en = GP_MSATA_SEL,
712 .gpio_pads = gw553x_gpio_pads,
713 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
714 .dio_cfg = gw553x_dio,
715 .dio_num = ARRAY_SIZE(gw553x_dio),
720 .pcie_rst = IMX_GPIO_NR(1, 0),
721 .vidin_en = IMX_GPIO_NR(5, 20),
722 .wdis = IMX_GPIO_NR(7, 12),
723 .otgpwr_en = IMX_GPIO_NR(3, 22),
727 void setup_iomux_gpio(int board, struct ventana_board_info *info)
731 /* iomux common to all Ventana boards */
732 SETUP_IOMUX_PADS(gw_gpio_pads);
734 if (board >= GW_UNKNOWN)
737 /* board specific iomux */
738 imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
739 gpio_cfg[board].num_pads);
742 if (gpio_cfg[board].rs232_en) {
743 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#");
744 gpio_direction_output(gpio_cfg[board].rs232_en, 0);
747 /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
748 if (board == GW52xx && info->model[4] == '2')
749 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
751 /* assert PCI_RST# */
752 gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
753 gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
755 /* turn off (active-high) user LED's */
756 for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
758 if (gpio_cfg[board].leds[i]) {
759 sprintf(name, "led_user%d", i);
760 gpio_request(gpio_cfg[board].leds[i], name);
761 gpio_direction_output(gpio_cfg[board].leds[i], 1);
765 /* MSATA Enable - default to PCI */
766 if (gpio_cfg[board].msata_en) {
767 gpio_request(gpio_cfg[board].msata_en, "msata_en");
768 gpio_direction_output(gpio_cfg[board].msata_en, 0);
771 /* Expansion Mezzanine IO */
772 if (gpio_cfg[board].mezz_pwren) {
773 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
774 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
776 if (gpio_cfg[board].mezz_irq) {
777 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
778 gpio_direction_input(gpio_cfg[board].mezz_irq);
781 /* RS485 Transmit Enable */
782 if (gpio_cfg[board].rs485en) {
783 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
784 gpio_direction_output(gpio_cfg[board].rs485en, 0);
788 if (gpio_cfg[board].gps_shdn) {
789 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
790 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
793 /* Analog video codec power enable */
794 if (gpio_cfg[board].vidin_en) {
795 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
796 gpio_direction_output(gpio_cfg[board].vidin_en, 1);
800 if (gpio_cfg[board].dioi2c_en) {
801 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
802 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
805 /* PCICK_SSON: disable spread-spectrum clock */
806 if (gpio_cfg[board].pcie_sson) {
807 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
808 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
811 /* USBOTG mux routing */
812 if (gpio_cfg[board].usb_sel) {
813 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
814 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
817 /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
818 if (gpio_cfg[board].wdis) {
819 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
820 gpio_direction_output(gpio_cfg[board].wdis, 1);
824 if (gpio_cfg[board].otgpwr_en) {
825 gpio_request(gpio_cfg[board].otgpwr_en, "usbotg_pwr");
826 gpio_direction_output(gpio_cfg[board].otgpwr_en, 0);
829 /* sense vselect pin to see if we support uhs-i */
830 gpio_request(GP_SD3_VSELECT, "sd3_vselect");
831 gpio_direction_input(GP_SD3_VSELECT);
832 gpio_cfg[board].usd_vsel = !gpio_get_value(GP_SD3_VSELECT);
835 /* setup GPIO pinmux and default configuration per baseboard and env */
836 void setup_board_gpio(int board, struct ventana_board_info *info)
842 int quiet = simple_strtol(getenv("quiet"), NULL, 10);
844 if (board >= GW_UNKNOWN)
848 if (gpio_cfg[board].rs232_en) {
849 gpio_direction_output(gpio_cfg[board].rs232_en,
850 (hwconfig("rs232")) ? 0 : 1);
854 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
855 gpio_direction_output(GP_MSATA_SEL,
856 (hwconfig("msata")) ? 1 : 0);
859 /* USBOTG Select (PCISKT or FrontPanel) */
860 if (gpio_cfg[board].usb_sel) {
861 gpio_direction_output(gpio_cfg[board].usb_sel,
862 (hwconfig("usb_pcisel")) ? 1 : 0);
866 * Configure DIO pinmux/padctl registers
867 * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
869 for (i = 0; i < gpio_cfg[board].dio_num; i++) {
870 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
871 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
872 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
874 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
876 sprintf(arg, "dio%d", i);
879 s = hwconfig_subarg(arg, "padctrl", &len);
881 ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16)
882 & 0x1ffff) | MUX_MODE_SION;
884 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
886 printf("DIO%d: GPIO%d_IO%02d (gpio-%d)\n", i,
887 (cfg->gpio_param/32)+1,
891 imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
893 gpio_requestf(cfg->gpio_param, "dio%d", i);
894 gpio_direction_input(cfg->gpio_param);
895 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
897 if (!cfg->pwm_param) {
898 printf("DIO%d: Error: pwm config invalid\n",
903 printf("DIO%d: pwm%d\n", i, cfg->pwm_param);
904 imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
910 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
911 printf("MSATA: %s\n", (hwconfig("msata") ?
912 "enabled" : "disabled"));
914 if (gpio_cfg[board].rs232_en) {
915 printf("RS232: %s\n", (hwconfig("rs232")) ?
916 "enabled" : "disabled");
921 /* setup board specific PMIC */
922 void setup_pmic(void)
927 i2c_set_bus_num(CONFIG_I2C_PMIC);
929 /* configure PFUZE100 PMIC */
930 if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
931 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
932 power_pfuze100_init(CONFIG_I2C_PMIC);
933 p = pmic_get("PFUZE100");
934 if (p && !pmic_probe(p)) {
935 pmic_reg_read(p, PFUZE100_DEVICEID, ®);
936 printf("PMIC: PFUZE100 ID=0x%02x\n", reg);
938 /* Set VGEN1 to 1.5V and enable */
939 pmic_reg_read(p, PFUZE100_VGEN1VOL, ®);
940 reg &= ~(LDO_VOL_MASK);
941 reg |= (LDOA_1_50V | LDO_EN);
942 pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
944 /* Set SWBST to 5.0V and enable */
945 pmic_reg_read(p, PFUZE100_SWBSTCON1, ®);
946 reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
947 reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
948 pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
952 /* configure LTC3676 PMIC */
953 else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
954 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
955 power_ltc3676_init(CONFIG_I2C_PMIC);
956 p = pmic_get("LTC3676_PMIC");
957 if (p && !pmic_probe(p)) {
958 puts("PMIC: LTC3676\n");
960 * set board-specific scalar for max CPU frequency
961 * per CPU based on the LDO enabled Operating Ranges
962 * defined in the respective IMX6DQ and IMX6SDL
963 * datasheets. The voltage resulting from the R1/R2
964 * feedback inputs on Ventana is 1308mV. Note that this
965 * is a bit shy of the Vmin of 1350mV in the datasheet
966 * for LDO enabled mode but is as high as we can go.
968 * We will rely on an OS kernel driver to properly
969 * regulate these per CPU operating point and use LDO
970 * bypass mode when using the higher frequency
971 * operating points to compensate as LDO bypass mode
972 * allows the rails be 125mV lower.
974 /* mask PGOOD during SW1 transition */
975 pmic_reg_write(p, LTC3676_DVB1B,
976 0x1f | LTC3676_PGOOD_MASK);
977 /* set SW1 (VDD_SOC) */
978 pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
980 /* mask PGOOD during SW3 transition */
981 pmic_reg_write(p, LTC3676_DVB3B,
982 0x1f | LTC3676_PGOOD_MASK);
983 /* set SW3 (VDD_ARM) */
984 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
989 #ifdef CONFIG_FSL_ESDHC
990 static struct fsl_esdhc_cfg usdhc_cfg = { USDHC3_BASE_ADDR };
992 int board_mmc_init(bd_t *bis)
994 /* Only one USDHC controller on Ventana */
995 SETUP_IOMUX_PADS(usdhc3_pads);
996 usdhc_cfg.sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
997 usdhc_cfg.max_bus_width = 4;
999 return fsl_esdhc_initialize(bis, &usdhc_cfg);
1002 int board_mmc_getcd(struct mmc *mmc)
1005 gpio_request(GP_SD3_CD, "sd_cd");
1006 gpio_direction_input(GP_SD3_CD);
1007 return !gpio_get_value(GP_SD3_CD);
1009 #endif /* CONFIG_FSL_ESDHC */