]> git.sur5r.net Git - u-boot/blob - board/ipek01/ipek01.c
arm: socfpga: cyclone5-socdk: Remove Micrel PHY configuration
[u-boot] / board / ipek01 / ipek01.c
1 /*
2  * (C) Copyright 2003-2004
3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4  *
5  * (C) Copyright 2004
6  * Mark Jonas, Freescale Semiconductor, mark.jonas@motorola.com.
7  *
8  * (C) Copyright 2006
9  * MicroSys GmbH
10  *
11  * (C) Copyright 2009
12  * Wolfgang Grandegger, DENX Software Engineering, wg@denx.de.
13  *
14  * SPDX-License-Identifier:     GPL-2.0+
15  */
16
17 #include <common.h>
18 #include <mpc5xxx.h>
19 #include <pci.h>
20 #include <netdev.h>
21 #include <miiphy.h>
22 #include <libfdt.h>
23 #include <mb862xx.h>
24 #include <video_fb.h>
25 #include <asm/processor.h>
26 #include <asm/io.h>
27
28 #ifdef CONFIG_OF_LIBFDT
29 #include <fdt_support.h>
30 #endif /* CONFIG_OF_LIBFDT */
31
32 /* mt46v16m16-75 */
33 #ifdef CONFIG_MPC5200_DDR
34 /* Settings for XLB = 132 MHz */
35 #define SDRAM_MODE      0x018D0000
36 #define SDRAM_EMODE     0x40090000
37 #define SDRAM_CONTROL   0x714f0f00
38 #define SDRAM_CONFIG1   0x73722930
39 #define SDRAM_CONFIG2   0x47770000
40 #define SDRAM_TAPDELAY  0x10000000
41 #else
42 #error SDRAM is not supported on this board
43 #endif
44
45 DECLARE_GLOBAL_DATA_PTR;
46
47 static void sdram_start (int hi_addr)
48 {
49         struct mpc5xxx_sdram *sdram = (struct mpc5xxx_sdram *)MPC5XXX_SDRAM;
50         long hi_addr_bit = hi_addr ? 0x01000000 : 0;
51
52         /* unlock mode register */
53         out_be32 (&sdram->ctrl, SDRAM_CONTROL | 0x80000000 | hi_addr_bit);
54
55         /* precharge all banks */
56         out_be32 (&sdram->ctrl, SDRAM_CONTROL | 0x80000002 | hi_addr_bit);
57
58         /* set mode register: extended mode */
59         out_be32 (&sdram->mode, SDRAM_EMODE);
60
61         /* set mode register: reset DLL */
62         out_be32 (&sdram->mode, SDRAM_MODE | 0x04000000);
63
64         /* precharge all banks */
65         out_be32 (&sdram->ctrl, SDRAM_CONTROL | 0x80000002 | hi_addr_bit);
66
67         /* auto refresh */
68         out_be32 (&sdram->ctrl, SDRAM_CONTROL | 0x80000004 | hi_addr_bit);
69
70         /* set mode register */
71         out_be32 (&sdram->mode, SDRAM_MODE);
72
73         /* normal operation */
74         out_be32 (&sdram->ctrl, SDRAM_CONTROL | hi_addr_bit);
75 }
76
77 /*
78  * ATTENTION: Although partially referenced initdram does NOT make real
79  *            use of CONFIG_SYS_SDRAM_BASE. The code does not work if
80  *            CONFIG_SYS_SDRAM_BASE is something else than 0x00000000.
81  */
82
83 phys_size_t initdram (int board_type)
84 {
85         struct mpc5xxx_mmap_ctl *mmap_ctl =
86                 (struct mpc5xxx_mmap_ctl *)CONFIG_SYS_MBAR;
87         struct mpc5xxx_sdram *sdram = (struct mpc5xxx_sdram *)MPC5XXX_SDRAM;
88         struct mpc5xxx_cdm *cdm = (struct mpc5xxx_cdm *)MPC5XXX_CDM;
89         ulong dramsize = 0;
90         ulong dramsize2 = 0;
91         ulong test1, test2;
92
93         /* setup SDRAM chip selects */
94         out_be32 (&mmap_ctl->sdram0, 0x0000001e);       /* 2G at 0x0 */
95         out_be32 (&mmap_ctl->sdram1, 0x00000000);       /* disabled */
96
97         /* setup config registers */
98         out_be32 (&sdram->config1, SDRAM_CONFIG1);
99         out_be32 (&sdram->config2, SDRAM_CONFIG2);
100
101         /* set tap delay */
102         out_be32 (&cdm->porcfg, SDRAM_TAPDELAY);
103
104         /* find RAM size using SDRAM CS0 only */
105         sdram_start (0);
106         test1 = get_ram_size ((long *)CONFIG_SYS_SDRAM_BASE, 0x80000000);
107         sdram_start (1);
108         test2 = get_ram_size ((long *)CONFIG_SYS_SDRAM_BASE, 0x80000000);
109         if (test1 > test2) {
110                 sdram_start (0);
111                 dramsize = test1;
112         } else {
113                 dramsize = test2;
114         }
115
116         /* memory smaller than 1MB is impossible */
117         if (dramsize < (1 << 20))
118                 dramsize = 0;
119
120         /* set SDRAM CS0 size according to the amount of RAM found */
121         if (dramsize > 0)
122                 out_be32 (&mmap_ctl->sdram0,
123                           0x13 + __builtin_ffs (dramsize >> 20) - 1);
124         else
125                 out_be32 (&mmap_ctl->sdram1, 0);        /* disabled */
126
127         /*
128          * On MPC5200B we need to set the special configuration delay in the
129          * DDR controller. Please refer to Freescale's AN3221 "MPC5200B SDRAM
130          * Initialization and Configuration", 3.3.1 SDelay--MBAR + 0x0190:
131          *
132          * "The SDelay should be written to a value of 0x00000004. It is
133          * required to account for changes caused by normal wafer processing
134          * parameters."
135          */
136         out_be32 (&sdram->sdelay, 0x04);
137
138         return dramsize + dramsize2;
139 }
140
141 int checkboard (void)
142 {
143         puts ("Board: IPEK01 \n");
144         return 0;
145 }
146
147 void flash_preinit (void)
148 {
149         struct mpc5xxx_lpb *lpb = (struct mpc5xxx_lpb *)MPC5XXX_LPB;
150
151         /*
152          * Now, when we are in RAM, enable flash write
153          * access for detection process.
154          * Note that CS_BOOT cannot be cleared when
155          * executing in flash.
156          */
157         clrbits_be32 (&lpb->cs0_cfg, 0x1);      /* clear RO */
158 }
159
160 void flash_afterinit (ulong start, ulong size)
161 {
162         struct mpc5xxx_mmap_ctl *mmap_ctl =
163                 (struct mpc5xxx_mmap_ctl *)CONFIG_SYS_MBAR;
164
165 #if defined(CONFIG_BOOT_ROM)
166         /* adjust mapping */
167         out_be32 (&mmap_ctl->cs1_start, START_REG (start));
168         out_be32 (&mmap_ctl->cs1_stop, STOP_REG (start, size));
169 #else
170         /* adjust mapping */
171         out_be32 (&mmap_ctl->boot_start, START_REG (start));
172         out_be32 (&mmap_ctl->cs0_start, START_REG (start));
173         out_be32 (&mmap_ctl->boot_stop, STOP_REG (start, size));
174         out_be32 (&mmap_ctl->cs0_stop, STOP_REG (start, size));
175 #endif
176 }
177
178 extern flash_info_t flash_info[];       /* info for FLASH chips */
179
180 int misc_init_r (void)
181 {
182         /* adjust flash start */
183         gd->bd->bi_flashstart = flash_info[0].start[0];
184         return (0);
185 }
186
187 #ifdef  CONFIG_PCI
188 static struct pci_controller hose;
189
190 extern void pci_mpc5xxx_init (struct pci_controller *);
191
192 void pci_init_board (void)
193 {
194         pci_mpc5xxx_init (&hose);
195 }
196 #endif
197
198 #if defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP)
199 int ft_board_setup(void *blob, bd_t *bd)
200 {
201         ft_cpu_setup (blob, bd);
202         fdt_fixup_memory (blob, (u64) bd->bi_memstart, (u64) bd->bi_memsize);
203
204         return 0;
205 }
206 #endif /* defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP) */
207
208 int board_eth_init(bd_t *bis)
209 {
210         cpu_eth_init(bis); /* Built in FEC comes first */
211         return pci_eth_init(bis);
212 }
213
214 #ifdef CONFIG_VIDEO
215 extern GraphicDevice mb862xx;
216
217 static const gdc_regs init_regs[] = {
218         {0x0100, 0x00000900},
219         {0x0020, 0x80190257},
220         {0x0024, 0x00000000},
221         {0x0028, 0x00000000},
222         {0x002c, 0x00000000},
223         {0x0110, 0x00000000},
224         {0x0114, 0x00000000},
225         {0x0118, 0x02570320},
226         {0x0004, 0x041f0000},
227         {0x0008, 0x031f031f},
228         {0x000c, 0x067f0347},
229         {0x0010, 0x02780000},
230         {0x0014, 0x0257025c},
231         {0x0018, 0x00000000},
232         {0x001c, 0x02570320},
233         {0x0100, 0x80010900},
234         {0x0, 0x0}
235 };
236
237 const gdc_regs *board_get_regs (void)
238 {
239         return init_regs;
240 }
241
242 /* Returns Lime base address */
243 unsigned int board_video_init (void)
244 {
245         if (mb862xx_probe (CONFIG_SYS_LIME_BASE) != MB862XX_TYPE_LIME)
246                 return 0;
247
248         mb862xx.winSizeX = 800;
249         mb862xx.winSizeY = 600;
250         mb862xx.gdfIndex = GDF_15BIT_555RGB;
251         mb862xx.gdfBytesPP = 2;
252
253         return CONFIG_SYS_LIME_BASE;
254 }
255
256 #if defined(CONFIG_CONSOLE_EXTRA_INFO)
257 /*
258  * Return text to be printed besides the logo.
259  */
260 void video_get_info_str (int line_number, char *info)
261 {
262         if (line_number == 1)
263                 strcpy (info, " Board: IPEK01");
264         else
265                 info[0] = '\0';
266 }
267 #endif
268 #endif /* CONFIG_VIDEO */