]> git.sur5r.net Git - u-boot/blob - board/ms7722se/lowlevel_init.S
configs: stm32mp15_basic: Set regulator relative flags
[u-boot] / board / ms7722se / lowlevel_init.S
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*
3  * Copyright (C) 2007
4  * Nobuhiro Iwamatsu <iwamatsu@nigauri.org>
5  *
6  * Copyright (C) 2007
7  * Kenati Technologies, Inc.
8  *
9  * board/ms7722se/lowlevel_init.S
10  */
11
12 #include <config.h>
13
14 #include <asm/processor.h>
15 #include <asm/macro.h>
16
17 /*
18  * Board specific low level init code, called _very_ early in the
19  * startup sequence. Relocation to SDRAM has not happened yet, no
20  * stack is available, bss section has not been initialised, etc.
21  *
22  * (Note: As no stack is available, no subroutines can be called...).
23  */
24
25         .global lowlevel_init
26
27         .text
28         .align  2
29
30 lowlevel_init:
31
32         /*
33          * Cache Control Register
34          * Instruction Cache Invalidate
35          */
36         write32 CCR_A, CCR_D
37
38         /*
39          * Address of MMU Control Register
40          * TI == TLB Invalidate bit
41          */
42         write32 MMUCR_A, MMUCR_D
43
44         /* Address of Power Control Register 0 */
45         write32 MSTPCR0_A, MSTPCR0_D
46
47         /* Address of Power Control Register 2 */
48         write32 MSTPCR2_A, MSTPCR2_D
49
50         write16 SBSCR_A, SBSCR_D
51
52         write16 PSCR_A, PSCR_D
53
54         /* 0xA4520004 (Watchdog Control / Status Register) */
55 !       write16 RWTCSR_A, RWTCSR_D_1    /* 0xA507 -> timer_STOP/WDT_CLK=max */
56
57         /* 0xA4520000 (Watchdog Count Register) */
58         write16 RWTCNT_A, RWTCNT_D      /*0x5A00 -> Clear */
59
60         /* 0xA4520004 (Watchdog Control / Status Register) */
61         write16 RWTCSR_A, RWTCSR_D_2    /* 0xA504 -> timer_STOP/CLK=500ms */
62
63         /* 0xA4150000 Frequency control register */
64         write32 FRQCR_A, FRQCR_D
65
66         write32 CCR_A, CCR_D_2
67
68 bsc_init:
69
70         write16 PSELA_A, PSELA_D
71
72         write16 DRVCR_A, DRVCR_D
73
74         write16 PCCR_A, PCCR_D
75
76         write16 PECR_A, PECR_D
77
78         write16 PJCR_A, PJCR_D
79
80         write16 PXCR_A, PXCR_D
81
82         write32 CMNCR_A, CMNCR_D
83
84         write32 CS0BCR_A, CS0BCR_D
85
86         write32 CS2BCR_A, CS2BCR_D
87
88         write32 CS4BCR_A, CS4BCR_D
89
90         write32 CS5ABCR_A, CS5ABCR_D
91
92         write32 CS5BBCR_A, CS5BBCR_D
93
94         write32 CS6ABCR_A, CS6ABCR_D
95
96         write32 CS0WCR_A, CS0WCR_D
97
98         write32 CS2WCR_A, CS2WCR_D
99
100         write32 CS4WCR_A, CS4WCR_D
101
102         write32 CS5AWCR_A, CS5AWCR_D
103
104         write32 CS5BWCR_A, CS5BWCR_D
105
106         write32 CS6AWCR_A, CS6AWCR_D
107
108         ! SDRAM initialization
109         write32 SDCR_A, SDCR_D
110
111         write32 SDWCR_A, SDWCR_D
112
113         write32 SDPCR_A, SDPCR_D
114
115         write32 RTCOR_A, RTCOR_D
116
117         write32 RTCSR_A, RTCSR_D
118
119         write8  SDMR3_A, SDMR3_D
120
121         ! BL bit off (init = ON) (?!?)
122
123         stc     sr, r0                          ! BL bit off(init=ON)
124         mov.l   SR_MASK_D, r1
125         and     r1, r0
126         ldc     r0, sr
127
128         rts
129         mov     #0, r0
130
131         .align  2
132
133 CCR_A:          .long   CCR
134 MMUCR_A:        .long   MMUCR
135 MSTPCR0_A:      .long   MSTPCR0
136 MSTPCR2_A:      .long   MSTPCR2
137 SBSCR_A:        .long   SBSCR
138 PSCR_A:         .long   PSCR
139 RWTCSR_A:       .long   RWTCSR
140 RWTCNT_A:       .long   RWTCNT
141 FRQCR_A:        .long   FRQCR
142
143 CCR_D:          .long   0x00000800
144 CCR_D_2:        .long   0x00000103
145 MMUCR_D:        .long   0x00000004
146 MSTPCR0_D:      .long   0x00001001
147 MSTPCR2_D:      .long   0xffffffff
148 FRQCR_D:        .long   0x07022538
149
150 PSELA_A:        .long   0xa405014E
151 PSELA_D:        .word   0x0A10
152         .align 2
153
154 DRVCR_A:        .long   0xa405018A
155 DRVCR_D:        .word   0x0554
156         .align 2
157
158 PCCR_A:         .long   0xa4050104
159 PCCR_D:         .word   0x8800
160         .align 2
161
162 PECR_A:         .long   0xa4050108
163 PECR_D:         .word   0x0000
164         .align 2
165
166 PJCR_A:         .long   0xa4050110
167 PJCR_D:         .word   0x1000
168         .align 2
169
170 PXCR_A:         .long   0xa4050148
171 PXCR_D:         .word   0x0AAA
172         .align 2
173
174 CMNCR_A:        .long   CMNCR
175 CMNCR_D:        .long   0x00000013
176 CS0BCR_A:       .long   CS0BCR          ! Flash bank 1
177 CS0BCR_D:       .long   0x24920400
178 CS2BCR_A:       .long   CS2BCR          ! SRAM
179 CS2BCR_D:       .long   0x24920400
180 CS4BCR_A:       .long   CS4BCR          ! FPGA, PCMCIA, USB, ext slot
181 CS4BCR_D:       .long   0x24920400
182 CS5ABCR_A:      .long   CS5ABCR         ! Ext slot
183 CS5ABCR_D:      .long   0x24920400
184 CS5BBCR_A:      .long   CS5BBCR         ! USB controller
185 CS5BBCR_D:      .long   0x24920400
186 CS6ABCR_A:      .long   CS6ABCR         ! Ethernet
187 CS6ABCR_D:      .long   0x24920400
188
189 CS0WCR_A:       .long   CS0WCR
190 CS0WCR_D:       .long   0x00000300
191 CS2WCR_A:       .long   CS2WCR
192 CS2WCR_D:       .long   0x00000300
193 CS4WCR_A:       .long   CS4WCR
194 CS4WCR_D:       .long   0x00000300
195 CS5AWCR_A:      .long   CS5AWCR
196 CS5AWCR_D:      .long   0x00000300
197 CS5BWCR_A:      .long   CS5BWCR
198 CS5BWCR_D:      .long   0x00000300
199 CS6AWCR_A:      .long   CS6AWCR
200 CS6AWCR_D:      .long   0x00000300
201
202 SDCR_A:         .long   SBSC_SDCR
203 SDCR_D:         .long   0x00020809
204 SDWCR_A:        .long   SBSC_SDWCR
205 SDWCR_D:        .long   0x00164d0d
206 SDPCR_A:        .long   SBSC_SDPCR
207 SDPCR_D:        .long   0x00000087
208 RTCOR_A:        .long   SBSC_RTCOR
209 RTCOR_D:        .long   0xA55A0034
210 RTCSR_A:        .long   SBSC_RTCSR
211 RTCSR_D:        .long   0xA55A0010
212 SDMR3_A:        .long   0xFE500180
213 SDMR3_D:        .long   0x0
214
215         .align  1
216
217 SBSCR_D:        .word   0x0040
218 PSCR_D:         .word   0x0000
219 RWTCSR_D_1:     .word   0xA507
220 RWTCSR_D_2:     .word   0xA507
221 RWTCNT_D:       .word   0x5A00
222         .align  2
223
224 SR_MASK_D:      .long   0xEFFFFF0F