git.sur5r.net Git - u-boot/blob - board/renesas/r7780mp/r7780mp.h

   1 /*
   2  * Copyright (C) 2007 Nobuhiro Iwamatsu
   3  * Copyright (C) 2008 Yusuke Goda <goda.yusuke@renesas.com>
   4  *
   5  * u-boot/board/r7780mp/r7780mp.h
   6  *
   7  * SPDX-License-Identifier:     GPL-2.0+
   8  */
   9
  10 #ifndef _BOARD_R7780MP_R7780MP_H_
  11 #define _BOARD_R7780MP_R7780MP_H_
  12
  13 /* R7780MP's FPGA register map */
  14 #define FPGA_BASE          0xa4000000
  15 #define FPGA_IRLMSK        (FPGA_BASE + 0x00)
  16 #define FPGA_IRLMON        (FPGA_BASE + 0x02)
  17 #define FPGA_IRLPRI1       (FPGA_BASE + 0x04)
  18 #define FPGA_IRLPRI2       (FPGA_BASE + 0x06)
  19 #define FPGA_IRLPRI3       (FPGA_BASE + 0x08)
  20 #define FPGA_IRLPRI4       (FPGA_BASE + 0x0A)
  21 #define FPGA_RSTCTL        (FPGA_BASE + 0x0C)
  22 #define FPGA_PCIBD         (FPGA_BASE + 0x0E)
  23 #define FPGA_PCICD         (FPGA_BASE + 0x10)
  24 #define FPGA_EXTGIO        (FPGA_BASE + 0x16)
  25 #define FPGA_IVDRMON       (FPGA_BASE + 0x18)
  26 #define FPGA_IVDRCR        (FPGA_BASE + 0x1A)
  27 #define FPGA_OBLED         (FPGA_BASE + 0x1C)
  28 #define FPGA_OBSW          (FPGA_BASE + 0x1E)
  29 #define FPGA_TPCTL         (FPGA_BASE + 0x100)
  30 #define FPGA_TPDCKCTL      (FPGA_BASE + 0x102)
  31 #define FPGA_TPCLR         (FPGA_BASE + 0x104)
  32 #define FPGA_TPXPOS        (FPGA_BASE + 0x106)
  33 #define FPGA_TPYPOS        (FPGA_BASE + 0x108)
  34 #define FPGA_DBSW          (FPGA_BASE + 0x200)
  35 #define FPGA_VERSION       (FPGA_BASE + 0x700)
  36 #define FPGA_CFCTL         (FPGA_BASE + 0x300)
  37 #define FPGA_CFPOW         (FPGA_BASE + 0x302)
  38 #define FPGA_CFCDINTCLR    (FPGA_BASE + 0x304)
  39 #define FPGA_PMR           (FPGA_BASE + 0x900)
  40
  41 #endif /* _BOARD_R7780RP_R7780RP_H_ */