]> git.sur5r.net Git - u-boot/blob - board/sbc8349/pci.c
spi: zynqmp_gqspi: Add support for ZynqMP qspi driver
[u-boot] / board / sbc8349 / pci.c
1 // SPDX-License-Identifier: GPL-2.0+
2 /*
3  * pci.c -- WindRiver SBC8349 PCI board support.
4  * Copyright (c) 2006 Wind River Systems, Inc.
5  * Copyright (C) 2006-2009 Freescale Semiconductor, Inc.
6  *
7  * Based on MPC8349 PCI support but w/o PIB related code.
8  */
9
10 #include <asm/mmu.h>
11 #include <asm/io.h>
12 #include <common.h>
13 #include <mpc83xx.h>
14 #include <pci.h>
15 #include <i2c.h>
16 #include <asm/fsl_i2c.h>
17
18 static struct pci_region pci1_regions[] = {
19         {
20                 bus_start: CONFIG_SYS_PCI1_MEM_BASE,
21                 phys_start: CONFIG_SYS_PCI1_MEM_PHYS,
22                 size: CONFIG_SYS_PCI1_MEM_SIZE,
23                 flags: PCI_REGION_MEM | PCI_REGION_PREFETCH
24         },
25         {
26                 bus_start: CONFIG_SYS_PCI1_IO_BASE,
27                 phys_start: CONFIG_SYS_PCI1_IO_PHYS,
28                 size: CONFIG_SYS_PCI1_IO_SIZE,
29                 flags: PCI_REGION_IO
30         },
31         {
32                 bus_start: CONFIG_SYS_PCI1_MMIO_BASE,
33                 phys_start: CONFIG_SYS_PCI1_MMIO_PHYS,
34                 size: CONFIG_SYS_PCI1_MMIO_SIZE,
35                 flags: PCI_REGION_MEM
36         },
37 };
38
39 /*
40  * pci_init_board()
41  *
42  * NOTICE: PCI2 is not supported. There is only one
43  * physical PCI slot on the board.
44  *
45  */
46 void
47 pci_init_board(void)
48 {
49         volatile immap_t *immr = (volatile immap_t *)CONFIG_SYS_IMMR;
50         volatile clk83xx_t *clk = (volatile clk83xx_t *)&immr->clk;
51         volatile law83xx_t *pci_law = immr->sysconf.pcilaw;
52         struct pci_region *reg[] = { pci1_regions };
53
54         /* Enable all 8 PCI_CLK_OUTPUTS */
55         clk->occr = 0xff000000;
56         udelay(2000);
57
58         /* Configure PCI Local Access Windows */
59         pci_law[0].bar = CONFIG_SYS_PCI1_MEM_PHYS & LAWBAR_BAR;
60         pci_law[0].ar = LAWAR_EN | LAWAR_SIZE_1G;
61
62         pci_law[1].bar = CONFIG_SYS_PCI1_IO_PHYS & LAWBAR_BAR;
63         pci_law[1].ar = LAWAR_EN | LAWAR_SIZE_4M;
64
65         udelay(2000);
66
67         mpc83xx_pci_init(1, reg);
68 }