git.sur5r.net Git - u-boot/blob - board/sc520_cdp/sc520_cdp.c

   1 /*
   2  *
   3  * (C) Copyright 2002
   4  * Daniel Engström, Omicron Ceti AB <daniel@omicron.se>.
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 #include <common.h>
  26 #include <pci.h>
  27 #include <asm/io.h>
  28 #include <asm/pci.h>
  29 #include <asm/ic/sc520.h>
  30 #include <asm/ic/pci.h>
  31 #include <ali512x.h>
  32 #include <spi.h>
  33 #include <netdev.h>
  34
  35 DECLARE_GLOBAL_DATA_PTR;
  36
  37 #undef SC520_CDP_DEBUG
  38
  39 #ifdef  SC520_CDP_DEBUG
  40 #define PRINTF(fmt,args...)     printf (fmt ,##args)
  41 #else
  42 #define PRINTF(fmt,args...)
  43 #endif
  44
  45 /* ------------------------------------------------------------------------- */
  46
  47
  48 /*
  49  * Theory:
  50  * We first set up all IRQs to be non-pci, edge triggered,
  51  * when we later enumerate the pci bus and pci_sc520_fixup_irq() gets
  52  * called we reallocate irqs to the pci bus with sc520_pci_set_irq()
  53  * as needed. Whe choose the irqs to gram from a configurable list
  54  * inside pci_sc520_fixup_irq() (If this list contains stupid irq's
  55  * such as 0 thngas will not work)
  56  */
  57
  58 static void irq_init(void)
  59 {
  60         /* disable global interrupt mode */
  61         write_mmcr_byte(SC520_PICICR, 0x40);
  62
  63         /* set all irqs to edge */
  64         write_mmcr_byte(SC520_MPICMODE, 0x00);
  65         write_mmcr_byte(SC520_SL1PICMODE, 0x00);
  66         write_mmcr_byte(SC520_SL2PICMODE, 0x00);
  67
  68         /* active low polarity on PIC interrupt pins,
  69          *  active high polarity on all other irq pins */
  70         write_mmcr_word(SC520_INTPINPOL, 0x0000);
  71
  72         /* set irq number mapping */
  73         write_mmcr_byte(SC520_GPTMR0MAP, SC520_IRQ_DISABLED);   /* disable GP timer 0 INT */
  74         write_mmcr_byte(SC520_GPTMR1MAP, SC520_IRQ_DISABLED);   /* disable GP timer 1 INT */
  75         write_mmcr_byte(SC520_GPTMR2MAP, SC520_IRQ_DISABLED);   /* disable GP timer 2 INT */
  76         write_mmcr_byte(SC520_PIT0MAP, SC520_IRQ0);             /* Set PIT timer 0 INT to IRQ0 */
  77         write_mmcr_byte(SC520_PIT1MAP, SC520_IRQ_DISABLED);     /* disable PIT timer 1 INT */
  78         write_mmcr_byte(SC520_PIT2MAP, SC520_IRQ_DISABLED);     /* disable PIT timer 2 INT */
  79         write_mmcr_byte(SC520_PCIINTAMAP, SC520_IRQ_DISABLED);  /* disable PCI INT A */
  80         write_mmcr_byte(SC520_PCIINTBMAP, SC520_IRQ_DISABLED);  /* disable PCI INT B */
  81         write_mmcr_byte(SC520_PCIINTCMAP, SC520_IRQ_DISABLED);  /* disable PCI INT C */
  82         write_mmcr_byte(SC520_PCIINTDMAP, SC520_IRQ_DISABLED);  /* disable PCI INT D */
  83         write_mmcr_byte(SC520_DMABCINTMAP, SC520_IRQ_DISABLED); /* disable DMA INT */
  84         write_mmcr_byte(SC520_SSIMAP, SC520_IRQ_DISABLED);      /* disable Synchronius serial INT */
  85         write_mmcr_byte(SC520_WDTMAP, SC520_IRQ_DISABLED);      /* disable Watchdog INT */
  86         write_mmcr_byte(SC520_RTCMAP, SC520_IRQ8);              /* Set RTC int to 8 */
  87         write_mmcr_byte(SC520_WPVMAP, SC520_IRQ_DISABLED);      /* disable write protect INT */
  88         write_mmcr_byte(SC520_ICEMAP, SC520_IRQ1);              /* Set ICE Debug Serielport INT to IRQ1 */
  89         write_mmcr_byte(SC520_FERRMAP,SC520_IRQ13);             /* Set FP error INT to IRQ13 */
  90
  91         if (CONFIG_SYS_USE_SIO_UART) {
  92                 write_mmcr_byte(SC520_UART1MAP, SC520_IRQ_DISABLED); /* disable internal UART1 INT */
  93                 write_mmcr_byte(SC520_UART2MAP, SC520_IRQ_DISABLED); /* disable internal UART2 INT */
  94                 write_mmcr_byte(SC520_GP3IMAP, SC520_IRQ3);          /* Set GPIRQ3 (ISA IRQ3) to IRQ3 */
  95                 write_mmcr_byte(SC520_GP4IMAP, SC520_IRQ4);          /* Set GPIRQ4 (ISA IRQ4) to IRQ4 */
  96         } else {
  97                 write_mmcr_byte(SC520_UART1MAP, SC520_IRQ4);         /* Set internal UART2 INT to IRQ4 */
  98                 write_mmcr_byte(SC520_UART2MAP, SC520_IRQ3);         /* Set internal UART2 INT to IRQ3 */
  99                 write_mmcr_byte(SC520_GP3IMAP, SC520_IRQ_DISABLED);  /* disable GPIRQ3 (ISA IRQ3) */
 100                 write_mmcr_byte(SC520_GP4IMAP, SC520_IRQ_DISABLED);  /* disable GPIRQ4 (ISA IRQ4) */
 101         }
 102
 103         write_mmcr_byte(SC520_GP1IMAP, SC520_IRQ1);             /* Set GPIRQ1 (SIO IRQ1) to IRQ1 */
 104         write_mmcr_byte(SC520_GP5IMAP, SC520_IRQ5);             /* Set GPIRQ5 (ISA IRQ5) to IRQ5 */
 105         write_mmcr_byte(SC520_GP6IMAP, SC520_IRQ6);             /* Set GPIRQ6 (ISA IRQ6) to IRQ6 */
 106         write_mmcr_byte(SC520_GP7IMAP, SC520_IRQ7);             /* Set GPIRQ7 (ISA IRQ7) to IRQ7 */
 107         write_mmcr_byte(SC520_GP8IMAP, SC520_IRQ8);             /* Set GPIRQ8 (SIO IRQ8) to IRQ8 */
 108         write_mmcr_byte(SC520_GP9IMAP, SC520_IRQ9);             /* Set GPIRQ9 (ISA IRQ2) to IRQ9 */
 109         write_mmcr_byte(SC520_GP0IMAP, SC520_IRQ11);            /* Set GPIRQ0 (ISA IRQ11) to IRQ10 */
 110         write_mmcr_byte(SC520_GP2IMAP, SC520_IRQ12);            /* Set GPIRQ2 (ISA IRQ12) to IRQ12 */
 111         write_mmcr_byte(SC520_GP10IMAP,SC520_IRQ14);            /* Set GPIRQ10 (ISA IRQ14) to IRQ14 */
 112
 113         write_mmcr_word(SC520_PCIHOSTMAP, 0x11f);                /* Map PCI hostbridge INT to NMI */
 114         write_mmcr_word(SC520_ECCMAP, 0x100);                    /* Map SDRAM ECC failure INT to NMI */
 115
 116 }
 117
 118 #ifdef CONFIG_PCI
 119 /* PCI stuff */
 120 static void pci_sc520_cdp_fixup_irq(struct pci_controller *hose, pci_dev_t dev)
 121 {
 122         /* a configurable lists of irqs to steal
 123          * when we need one (a board with more pci interrupt pins
 124          * would use a larger table */
 125         static int irq_list[] = {
 126                 CONFIG_SYS_FIRST_PCI_IRQ,
 127                 CONFIG_SYS_SECOND_PCI_IRQ,
 128                 CONFIG_SYS_THIRD_PCI_IRQ,
 129                 CONFIG_SYS_FORTH_PCI_IRQ
 130         };
 131         static int next_irq_index=0;
 132
 133         uchar tmp_pin;
 134         int pin;
 135
 136         pci_hose_read_config_byte(hose, dev, PCI_INTERRUPT_PIN, &tmp_pin);
 137         pin = tmp_pin;
 138
 139         pin-=1; /* pci config space use 1-based numbering */
 140         if (-1 == pin) {
 141                 return; /* device use no irq */
 142         }
 143
 144
 145         /* map device number +  pin to a pin on the sc520 */
 146         switch (PCI_DEV(dev)) {
 147         case 20:
 148                 pin+=SC520_PCI_INTA;
 149                 break;
 150
 151         case 19:
 152                 pin+=SC520_PCI_INTB;
 153                 break;
 154
 155         case 18:
 156                 pin+=SC520_PCI_INTC;
 157                 break;
 158
 159         case 17:
 160                 pin+=SC520_PCI_INTD;
 161                 break;
 162
 163         default:
 164                 return;
 165         }
 166
 167         pin&=3; /* wrap around */
 168
 169         if (sc520_pci_ints[pin] == -1) {
 170                 /* re-route one interrupt for us */
 171                 if (next_irq_index > 3) {
 172                         return;
 173                 }
 174                 if (pci_sc520_set_irq(pin, irq_list[next_irq_index])) {
 175                         return;
 176                 }
 177                 next_irq_index++;
 178         }
 179
 180
 181         if (-1 != sc520_pci_ints[pin]) {
 182                 pci_hose_write_config_byte(hose, dev, PCI_INTERRUPT_LINE,
 183                                            sc520_pci_ints[pin]);
 184         }
 185         PRINTF("fixup_irq: device %d pin %c irq %d\n",
 186                PCI_DEV(dev), 'A' + pin, sc520_pci_ints[pin]);
 187 }
 188
 189 static struct pci_controller sc520_cdp_hose = {
 190         fixup_irq: pci_sc520_cdp_fixup_irq,
 191 };
 192
 193 void pci_init_board(void)
 194 {
 195         pci_sc520_init(&sc520_cdp_hose);
 196 }
 197 #endif
 198
 199 static void silence_uart(int port)
 200 {
 201         outb(0, port+1);
 202 }
 203
 204 void setup_ali_sio(int uart_primary)
 205 {
 206         ali512x_init();
 207
 208         ali512x_set_fdc(ALI_ENABLED, 0x3f2, 6, 0);
 209         ali512x_set_pp(ALI_ENABLED, 0x278, 7, 3);
 210         ali512x_set_uart(ALI_ENABLED, ALI_UART1, uart_primary?0x3f8:0x3e8, 4);
 211         ali512x_set_uart(ALI_ENABLED, ALI_UART2, uart_primary?0x2f8:0x2e8, 3);
 212         ali512x_set_rtc(ALI_DISABLED, 0, 0);
 213         ali512x_set_kbc(ALI_ENABLED, 1, 12);
 214         ali512x_set_cio(ALI_ENABLED);
 215
 216         /* IrDa pins */
 217         ali512x_cio_function(12, 1, 0, 0);
 218         ali512x_cio_function(13, 1, 0, 0);
 219
 220         /* SSI chip select pins */
 221         ali512x_cio_function(14, 0, 0, 0);  /* SSI_CS */
 222         ali512x_cio_function(15, 0, 0, 0);  /* SSI_MV */
 223         ali512x_cio_function(16, 0, 0, 0);  /* SSI_SPI# */
 224
 225         /* Board REV pins */
 226         ali512x_cio_function(20, 0, 0, 1);
 227         ali512x_cio_function(21, 0, 0, 1);
 228         ali512x_cio_function(22, 0, 0, 1);
 229         ali512x_cio_function(23, 0, 0, 1);
 230 }
 231
 232
 233 /* set up the ISA bus timing and system address mappings */
 234 static void bus_init(void)
 235 {
 236
 237         /* set up the GP IO pins */
 238         write_mmcr_word(SC520_PIOPFS31_16, 0xf7ff);     /* set the GPIO pin function 31-16 reg */
 239         write_mmcr_word(SC520_PIOPFS15_0, 0xffff);      /* set the GPIO pin function 15-0 reg */
 240         write_mmcr_byte(SC520_CSPFS, 0xf8);             /* set the CS pin function  reg */
 241         write_mmcr_byte(SC520_CLKSEL, 0x70);
 242
 243
 244         write_mmcr_byte(SC520_GPCSRT, 1);   /* set the GP CS offset */
 245         write_mmcr_byte(SC520_GPCSPW, 3);   /* set the GP CS pulse width */
 246         write_mmcr_byte(SC520_GPCSOFF, 1);  /* set the GP CS offset */
 247         write_mmcr_byte(SC520_GPRDW, 3);    /* set the RD pulse width */
 248         write_mmcr_byte(SC520_GPRDOFF, 1);  /* set the GP RD offset */
 249         write_mmcr_byte(SC520_GPWRW, 3);    /* set the GP WR pulse width */
 250         write_mmcr_byte(SC520_GPWROFF, 1);  /* set the GP WR offset */
 251
 252         write_mmcr_word(SC520_BOOTCSCTL, 0x1823);               /* set up timing of BOOTCS */
 253         write_mmcr_word(SC520_ROMCS1CTL, 0x1823);               /* set up timing of ROMCS1 */
 254         write_mmcr_word(SC520_ROMCS2CTL, 0x1823);               /* set up timing of ROMCS2 */
 255
 256         /* adjust the memory map:
 257          * by default the first 256MB (0x00000000 - 0x0fffffff) is mapped to SDRAM
 258          * and 256MB to 1G-128k  (0x1000000 - 0x37ffffff) is mapped to PCI mmio
 259          * we need to map 1G-128k - 1G (0x38000000 - 0x3fffffff) to CS1 */
 260
 261
 262         /* SRAM = GPCS3 128k @ d0000-effff*/
 263         write_mmcr_long(SC520_PAR2,  0x4e00400d);
 264
 265         /* IDE0 = GPCS6 1f0-1f7 */
 266         write_mmcr_long(SC520_PAR3,  0x380801f0);
 267
 268         /* IDE1 = GPCS7 3f6 */
 269         write_mmcr_long(SC520_PAR4,  0x3c0003f6);
 270         /* bootcs */
 271         write_mmcr_long(SC520_PAR12, 0x8bffe800);
 272         /* romcs2 */
 273         write_mmcr_long(SC520_PAR13, 0xcbfff000);
 274         /* romcs1 */
 275         write_mmcr_long(SC520_PAR14, 0xabfff800);
 276         /* 680 LEDS */
 277         write_mmcr_long(SC520_PAR15, 0x30000640);
 278
 279         write_mmcr_byte(SC520_ADDDECCTL, 0);
 280
 281         asm ("wbinvd\n"); /* Flush cache, req. after setting the unchached attribute ona PAR */
 282
 283         if (CONFIG_SYS_USE_SIO_UART) {
 284                 write_mmcr_byte(SC520_ADDDECCTL, read_mmcr_byte(SC520_ADDDECCTL) | UART2_DIS|UART1_DIS);
 285                 setup_ali_sio(1);
 286         } else {
 287                 write_mmcr_byte(SC520_ADDDECCTL, read_mmcr_byte(SC520_ADDDECCTL) & ~(UART2_DIS|UART1_DIS));
 288                 setup_ali_sio(0);
 289                 silence_uart(0x3e8);
 290                 silence_uart(0x2e8);
 291         }
 292
 293 }
 294
 295 /* GPCS usage
 296  * GPCS0       PIO27 (NMI)
 297  * GPCS1       ROMCS1
 298  * GPCS2       ROMCS2
 299  * GPCS3       SRAMCS       PAR2
 300  * GPCS4       unused       PAR3
 301  * GPCS5       unused       PAR4
 302  * GPCS6       IDE
 303  * GPCS7       IDE
 304  */
 305
 306
 307 /* par usage:
 308  * PAR0   legacy_video
 309  * PAR1   PCI ROM mapping
 310  * PAR2   SRAM
 311  * PAR3   IDE
 312  * PAR4   IDE
 313  * PAR5   legacy_video
 314  * PAR6   legacy_video
 315  * PAR7   legacy_video
 316  * PAR8   legacy_video
 317  * PAR9   legacy_video
 318  * PAR10  legacy_video
 319  * PAR11  ISAROM
 320  * PAR12  BOOTCS
 321  * PAR13  ROMCS1
 322  * PAR14  ROMCS2
 323  * PAR15  Port 0x680 LED display
 324  */
 325
 326 /*
 327  * This function should map a chunk of size bytes
 328  * of the system address space to the ISA bus
 329  *
 330  * The function will return the memory address
 331  * as seen by the host (which may very will be the
 332  * same as the bus address)
 333  */
 334 u32 isa_map_rom(u32 bus_addr, int size)
 335 {
 336         u32 par;
 337
 338         PRINTF("isa_map_rom asked to map %d bytes at %x\n",
 339                size, bus_addr);
 340
 341         par = size;
 342         if (par < 0x80000) {
 343                 par = 0x80000;
 344         }
 345         par >>= 12;
 346         par--;
 347         par&=0x7f;
 348         par <<= 18;
 349         par |= (bus_addr>>12);
 350         par |= 0x50000000;
 351
 352         PRINTF ("setting PAR11 to %x\n", par);
 353
 354         /* Map rom 0x10000 with PAR1 */
 355         write_mmcr_long(SC520_PAR11,  par);
 356
 357         return bus_addr;
 358 }
 359
 360 /*
 361  * this function removed any mapping created
 362  * with pci_get_rom_window()
 363  */
 364 void isa_unmap_rom(u32 addr)
 365 {
 366         PRINTF("isa_unmap_rom asked to unmap %x", addr);
 367         if ((addr>>12) == (read_mmcr_long(SC520_PAR11)&0x3ffff)) {
 368                 write_mmcr_long(SC520_PAR11, 0);
 369                 PRINTF(" done\n");
 370                 return;
 371         }
 372         PRINTF(" not ours\n");
 373 }
 374
 375 #ifdef CONFIG_PCI
 376 #define PCI_ROM_TEMP_SPACE 0x10000
 377 /*
 378  * This function should map a chunk of size bytes
 379  * of the system address space to the PCI bus,
 380  * suitable to map PCI ROMS (bus address < 16M)
 381  * the function will return the host memory address
 382  * which should be converted into a bus address
 383  * before used to configure the PCI rom address
 384  * decoder
 385  */
 386 u32 pci_get_rom_window(struct pci_controller *hose, int size)
 387 {
 388         u32 par;
 389
 390         par = size;
 391         if (par < 0x80000) {
 392                 par = 0x80000;
 393         }
 394         par >>= 16;
 395         par--;
 396         par&=0x7ff;
 397         par <<= 14;
 398         par |= (PCI_ROM_TEMP_SPACE>>16);
 399         par |= 0x72000000;
 400
 401         PRINTF ("setting PAR1 to %x\n", par);
 402
 403         /* Map rom 0x10000 with PAR1 */
 404         write_mmcr_long(SC520_PAR1,  par);
 405
 406         return PCI_ROM_TEMP_SPACE;
 407 }
 408
 409 /*
 410  * this function removed any mapping created
 411  * with pci_get_rom_window()
 412  */
 413 void pci_remove_rom_window(struct pci_controller *hose, u32 addr)
 414 {
 415         PRINTF("pci_remove_rom_window: %x", addr);
 416         if (addr == PCI_ROM_TEMP_SPACE) {
 417                 write_mmcr_long(SC520_PAR1, 0);
 418                 PRINTF(" done\n");
 419                 return;
 420         }
 421         PRINTF(" not ours\n");
 422
 423 }
 424
 425 /*
 426  * This function is called in order to provide acces to the
 427  * legacy video I/O ports on the PCI bus.
 428  * After this function accesses to I/O ports 0x3b0-0x3bb and
 429  * 0x3c0-0x3df shuld result in transactions on the PCI bus.
 430  *
 431  */
 432 int pci_enable_legacy_video_ports(struct pci_controller *hose)
 433 {
 434         /* Map video memory to 0xa0000*/
 435         write_mmcr_long(SC520_PAR0,  0x7200400a);
 436
 437         /* forward all I/O accesses to PCI */
 438         write_mmcr_byte(SC520_ADDDECCTL,
 439                         read_mmcr_byte(SC520_ADDDECCTL) | IO_HOLE_DEST_PCI);
 440
 441
 442         /* so we map away all io ports to pci (only way to access pci io
 443          * below 0x400. But then we have to map back the portions that we dont
 444          * use so that the generate cycles on the GPIO bus where the sio and
 445          * ISA slots are connected, this requre the use of several PAR registers
 446          */
 447
 448         /* bring 0x100 - 0x1ef back to ISA using PAR5 */
 449         write_mmcr_long(SC520_PAR5, 0x30ef0100);
 450
 451         /* IDE use 1f0-1f7 */
 452
 453         /* bring 0x1f8 - 0x2f7 back to ISA using PAR6 */
 454         write_mmcr_long(SC520_PAR6, 0x30ff01f8);
 455
 456         /* com2 use 2f8-2ff */
 457
 458         /* bring 0x300 - 0x3af back to ISA using PAR7 */
 459         write_mmcr_long(SC520_PAR7, 0x30af0300);
 460
 461         /* vga use 3b0-3bb */
 462
 463         /* bring 0x3bc - 0x3bf back to ISA using PAR8 */
 464         write_mmcr_long(SC520_PAR8, 0x300303bc);
 465
 466         /* vga use 3c0-3df */
 467
 468         /* bring 0x3e0 - 0x3f5 back to ISA using PAR9 */
 469         write_mmcr_long(SC520_PAR9, 0x301503e0);
 470
 471         /* ide use 3f6 */
 472
 473         /* bring 0x3f7  back to ISA using PAR10 */
 474         write_mmcr_long(SC520_PAR10, 0x300003f7);
 475
 476         /* com1 use 3f8-3ff */
 477
 478         return 0;
 479 }
 480 #endif
 481
 482 /*
 483  * Miscelaneous platform dependent initialisations
 484  */
 485
 486 int board_init(void)
 487 {
 488         init_sc520();
 489         bus_init();
 490         irq_init();
 491
 492         /* max drive current on SDRAM */
 493         write_mmcr_word(SC520_DSCTL, 0x0100);
 494
 495         /* enter debug mode after next reset (only if jumper is also set) */
 496         write_mmcr_byte(SC520_RESCFG, 0x08);
 497         /* configure the software timer to 33.333MHz */
 498         write_mmcr_byte(SC520_SWTMRCFG, 0);
 499         gd->bus_clk = 33333000;
 500
 501         return 0;
 502 }
 503
 504 int dram_init(void)
 505 {
 506         init_sc520_dram();
 507         return 0;
 508 }
 509
 510 void show_boot_progress(int val)
 511 {
 512         if (val < -32) val = -1;  /* let things compatible */
 513         outb(val&0xff, 0x80);
 514         outb((val&0xff00)>>8, 0x680);
 515 }
 516
 517
 518 int last_stage_init(void)
 519 {
 520         int minor;
 521         int major;
 522
 523         major = minor = 0;
 524         major |= ali512x_cio_in(23)?2:0;
 525         major |= ali512x_cio_in(22)?1:0;
 526         minor |= ali512x_cio_in(21)?2:0;
 527         minor |= ali512x_cio_in(20)?1:0;
 528
 529         printf("AMD SC520 CDP revision %d.%d\n", major, minor);
 530
 531         return 0;
 532 }
 533
 534
 535 void ssi_chip_select(int dev)
 536 {
 537
 538         /* Spunk board: SPI EEPROM is active-low, MW EEPROM and AUX are active high */
 539         switch (dev) {
 540         case 1: /* SPI EEPROM */
 541                 ali512x_cio_out(16, 0);
 542                 break;
 543
 544         case 2: /* MW EEPROM */
 545                 ali512x_cio_out(15, 1);
 546                 break;
 547
 548         case 3: /* AUX */
 549                 ali512x_cio_out(14, 1);
 550                 break;
 551
 552         case 0:
 553                 ali512x_cio_out(16, 1);
 554                 ali512x_cio_out(15, 0);
 555                 ali512x_cio_out(14, 0);
 556                 break;
 557
 558         default:
 559                 printf("Illegal SSI device requested: %d\n", dev);
 560         }
 561 }
 562
 563 void spi_eeprom_probe(int x)
 564 {
 565 }
 566
 567 int spi_eeprom_read(int x, int offset, uchar *buffer, int len)
 568 {
 569        return 0;
 570 }
 571
 572 int spi_eeprom_write(int x, int offset, uchar *buffer, int len)
 573 {
 574        return 0;
 575 }
 576
 577 void spi_init_f(void)
 578 {
 579 #ifdef CONFIG_SYS_SC520_CDP_USE_SPI
 580         spi_eeprom_probe(1);
 581 #endif
 582 #ifdef CONFIG_SYS_SC520_CDP_USE_MW
 583         mw_eeprom_probe(2);
 584 #endif
 585 }
 586
 587 ssize_t spi_read(uchar *addr, int alen, uchar *buffer, int len)
 588 {
 589         int offset;
 590         int i;
 591         ssize_t res;
 592
 593         offset = 0;
 594         for (i=0;i<alen;i++) {
 595                 offset <<= 8;
 596                 offset |= addr[i];
 597         }
 598
 599 #ifdef CONFIG_SYS_SC520_CDP_USE_SPI
 600         res = spi_eeprom_read(1, offset, buffer, len);
 601 #endif
 602 #ifdef CONFIG_SYS_SC520_CDP_USE_MW
 603         res = mw_eeprom_read(2, offset, buffer, len);
 604 #endif
 605 #if !defined(CONFIG_SYS_SC520_CDP_USE_SPI) && !defined(CONFIG_SYS_SC520_CDP_USE_MW)
 606         res = 0;
 607 #endif
 608         return res;
 609 }
 610
 611 ssize_t spi_write(uchar *addr, int alen, uchar *buffer, int len)
 612 {
 613         int offset;
 614         int i;
 615         ssize_t res;
 616
 617         offset = 0;
 618         for (i=0;i<alen;i++) {
 619                 offset <<= 8;
 620                 offset |= addr[i];
 621         }
 622
 623 #ifdef CONFIG_SYS_SC520_CDP_USE_SPI
 624         res = spi_eeprom_write(1, offset, buffer, len);
 625 #endif
 626 #ifdef CONFIG_SYS_SC520_CDP_USE_MW
 627         res = mw_eeprom_write(2, offset, buffer, len);
 628 #endif
 629 #if !defined(CONFIG_SYS_SC520_CDP_USE_SPI) && !defined(CONFIG_SYS_SC520_CDP_USE_MW)
 630         res = 0;
 631 #endif
 632         return res;
 633 }
 634
 635 int board_eth_init(bd_t *bis)
 636 {
 637         return pci_eth_init(bis);
 638 }