2 * (C) Copyright 2012-2013 Henrik Nordstrom <henrik@henriknordstrom.net>
3 * (C) Copyright 2013 Luke Kenneth Casson Leighton <lkcl@lkcl.net>
5 * (C) Copyright 2007-2011
6 * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
7 * Tom Cubie <tangliang@allwinnertech.com>
9 * Some board init for the Allwinner A10-evb board.
11 * SPDX-License-Identifier: GPL-2.0+
16 #ifdef CONFIG_AXP152_POWER
19 #ifdef CONFIG_AXP209_POWER
22 #ifdef CONFIG_AXP221_POWER
25 #include <asm/arch/clock.h>
26 #include <asm/arch/cpu.h>
27 #include <asm/arch/display.h>
28 #include <asm/arch/dram.h>
29 #include <asm/arch/gpio.h>
30 #include <asm/arch/mmc.h>
31 #include <asm/arch/usbc.h>
34 #include <linux/usb/musb.h>
37 #if defined CONFIG_VIDEO_LCD_PANEL_I2C && !(defined CONFIG_SPL_BUILD)
38 /* So that we can use pin names in Kconfig and sunxi_name_to_gpio() */
39 int soft_i2c_gpio_sda;
40 int soft_i2c_gpio_scl;
42 static int soft_i2c_board_init(void)
46 soft_i2c_gpio_sda = sunxi_name_to_gpio(CONFIG_VIDEO_LCD_PANEL_I2C_SDA);
47 if (soft_i2c_gpio_sda < 0) {
48 printf("Error invalid soft i2c sda pin: '%s', err %d\n",
49 CONFIG_VIDEO_LCD_PANEL_I2C_SDA, soft_i2c_gpio_sda);
50 return soft_i2c_gpio_sda;
52 ret = gpio_request(soft_i2c_gpio_sda, "soft-i2c-sda");
54 printf("Error requesting soft i2c sda pin: '%s', err %d\n",
55 CONFIG_VIDEO_LCD_PANEL_I2C_SDA, ret);
59 soft_i2c_gpio_scl = sunxi_name_to_gpio(CONFIG_VIDEO_LCD_PANEL_I2C_SCL);
60 if (soft_i2c_gpio_scl < 0) {
61 printf("Error invalid soft i2c scl pin: '%s', err %d\n",
62 CONFIG_VIDEO_LCD_PANEL_I2C_SCL, soft_i2c_gpio_scl);
63 return soft_i2c_gpio_scl;
65 ret = gpio_request(soft_i2c_gpio_scl, "soft-i2c-scl");
67 printf("Error requesting soft i2c scl pin: '%s', err %d\n",
68 CONFIG_VIDEO_LCD_PANEL_I2C_SCL, ret);
75 static int soft_i2c_board_init(void) { return 0; }
78 DECLARE_GLOBAL_DATA_PTR;
80 /* add board specific code here */
85 gd->bd->bi_boot_params = (PHYS_SDRAM_0 + 0x100);
87 asm volatile("mrc p15, 0, %0, c0, c1, 1" : "=r"(id_pfr1));
88 debug("id_pfr1: 0x%08x\n", id_pfr1);
89 /* Generic Timer Extension available? */
90 if ((id_pfr1 >> 16) & 0xf) {
91 debug("Setting CNTFRQ\n");
92 /* CNTFRQ == 24 MHz */
93 asm volatile("mcr p15, 0, %0, c14, c0, 0" : : "r"(24000000));
96 /* Uses dm gpio code so do this here and not in i2c_init_board() */
97 return soft_i2c_board_init();
102 gd->ram_size = get_ram_size((long *)PHYS_SDRAM_0, PHYS_SDRAM_0_SIZE);
107 #ifdef CONFIG_GENERIC_MMC
108 static void mmc_pinmux_setup(int sdc)
111 __maybe_unused int pins;
116 for (pin = SUNXI_GPF(0); pin <= SUNXI_GPF(5); pin++) {
117 sunxi_gpio_set_cfgpin(pin, SUNXI_GPF_SDC0);
118 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
119 sunxi_gpio_set_drv(pin, 2);
124 pins = sunxi_name_to_gpio_bank(CONFIG_MMC1_PINS);
126 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
127 if (pins == SUNXI_GPIO_H) {
128 /* SDC1: PH22-PH-27 */
129 for (pin = SUNXI_GPH(22); pin <= SUNXI_GPH(27); pin++) {
130 sunxi_gpio_set_cfgpin(pin, SUN4I_GPH_SDC1);
131 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
132 sunxi_gpio_set_drv(pin, 2);
136 for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
137 sunxi_gpio_set_cfgpin(pin, SUN4I_GPG_SDC1);
138 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
139 sunxi_gpio_set_drv(pin, 2);
142 #elif defined(CONFIG_MACH_SUN5I)
144 for (pin = SUNXI_GPG(3); pin <= SUNXI_GPG(8); pin++) {
145 sunxi_gpio_set_cfgpin(pin, SUN5I_GPG_SDC1);
146 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
147 sunxi_gpio_set_drv(pin, 2);
149 #elif defined(CONFIG_MACH_SUN6I)
151 for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
152 sunxi_gpio_set_cfgpin(pin, SUN6I_GPG_SDC1);
153 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
154 sunxi_gpio_set_drv(pin, 2);
156 #elif defined(CONFIG_MACH_SUN8I)
157 if (pins == SUNXI_GPIO_D) {
159 for (pin = SUNXI_GPD(2); pin <= SUNXI_GPD(7); pin++) {
160 sunxi_gpio_set_cfgpin(pin, SUN8I_GPD_SDC1);
161 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
162 sunxi_gpio_set_drv(pin, 2);
166 for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
167 sunxi_gpio_set_cfgpin(pin, SUN8I_GPG_SDC1);
168 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
169 sunxi_gpio_set_drv(pin, 2);
176 pins = sunxi_name_to_gpio_bank(CONFIG_MMC2_PINS);
178 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
180 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(11); pin++) {
181 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
182 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
183 sunxi_gpio_set_drv(pin, 2);
185 #elif defined(CONFIG_MACH_SUN5I)
186 if (pins == SUNXI_GPIO_E) {
188 for (pin = SUNXI_GPE(4); pin <= SUNXI_GPD(9); pin++) {
189 sunxi_gpio_set_cfgpin(pin, SUN5I_GPE_SDC2);
190 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
191 sunxi_gpio_set_drv(pin, 2);
195 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
196 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
197 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
198 sunxi_gpio_set_drv(pin, 2);
201 #elif defined(CONFIG_MACH_SUN6I)
202 if (pins == SUNXI_GPIO_A) {
204 for (pin = SUNXI_GPA(9); pin <= SUNXI_GPA(14); pin++) {
205 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_SDC2);
206 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
207 sunxi_gpio_set_drv(pin, 2);
210 /* SDC2: PC6-PC15, PC24 */
211 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
212 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
213 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
214 sunxi_gpio_set_drv(pin, 2);
217 sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUNXI_GPC_SDC2);
218 sunxi_gpio_set_pull(SUNXI_GPC(24), SUNXI_GPIO_PULL_UP);
219 sunxi_gpio_set_drv(SUNXI_GPC(24), 2);
221 #elif defined(CONFIG_MACH_SUN8I)
222 /* SDC2: PC5-PC6, PC8-PC16 */
223 for (pin = SUNXI_GPC(5); pin <= SUNXI_GPC(6); pin++) {
224 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
225 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
226 sunxi_gpio_set_drv(pin, 2);
229 for (pin = SUNXI_GPC(8); pin <= SUNXI_GPC(16); pin++) {
230 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
231 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
232 sunxi_gpio_set_drv(pin, 2);
238 pins = sunxi_name_to_gpio_bank(CONFIG_MMC3_PINS);
240 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
242 for (pin = SUNXI_GPI(4); pin <= SUNXI_GPI(9); pin++) {
243 sunxi_gpio_set_cfgpin(pin, SUNXI_GPI_SDC3);
244 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
245 sunxi_gpio_set_drv(pin, 2);
247 #elif defined(CONFIG_MACH_SUN6I)
248 if (pins == SUNXI_GPIO_A) {
250 for (pin = SUNXI_GPA(9); pin <= SUNXI_GPA(14); pin++) {
251 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_SDC3);
252 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
253 sunxi_gpio_set_drv(pin, 2);
256 /* SDC3: PC6-PC15, PC24 */
257 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
258 sunxi_gpio_set_cfgpin(pin, SUN6I_GPC_SDC3);
259 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
260 sunxi_gpio_set_drv(pin, 2);
263 sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUN6I_GPC_SDC3);
264 sunxi_gpio_set_pull(SUNXI_GPC(24), SUNXI_GPIO_PULL_UP);
265 sunxi_gpio_set_drv(SUNXI_GPC(24), 2);
271 printf("sunxi: invalid MMC slot %d for pinmux setup\n", sdc);
276 int board_mmc_init(bd_t *bis)
278 __maybe_unused struct mmc *mmc0, *mmc1;
279 __maybe_unused char buf[512];
281 mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT);
282 mmc0 = sunxi_mmc_init(CONFIG_MMC_SUNXI_SLOT);
286 #if CONFIG_MMC_SUNXI_SLOT_EXTRA != -1
287 mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT_EXTRA);
288 mmc1 = sunxi_mmc_init(CONFIG_MMC_SUNXI_SLOT_EXTRA);
293 #if CONFIG_MMC_SUNXI_SLOT == 0 && CONFIG_MMC_SUNXI_SLOT_EXTRA == 2
295 * Both mmc0 and mmc2 are bootable, figure out where we're booting
296 * from. Try mmc0 first, just like the brom does.
298 if (mmc_getcd(mmc0) && mmc_init(mmc0) == 0 &&
299 mmc0->block_dev.block_read(0, 16, 1, buf) == 1) {
301 if (strcmp(&buf[4], "eGON.BT0") == 0)
305 /* no bootable card in mmc0, so we must be booting from mmc2, swap */
306 mmc0->block_dev.dev = 1;
307 mmc1->block_dev.dev = 0;
314 void i2c_init_board(void)
316 #ifdef CONFIG_I2C0_ENABLE
317 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN5I) || defined(CONFIG_MACH_SUN7I)
318 sunxi_gpio_set_cfgpin(SUNXI_GPB(0), SUN4I_GPB_TWI0);
319 sunxi_gpio_set_cfgpin(SUNXI_GPB(1), SUN4I_GPB_TWI0);
320 clock_twi_onoff(0, 1);
321 #elif defined(CONFIG_MACH_SUN6I)
322 sunxi_gpio_set_cfgpin(SUNXI_GPH(14), SUN6I_GPH_TWI0);
323 sunxi_gpio_set_cfgpin(SUNXI_GPH(15), SUN6I_GPH_TWI0);
324 clock_twi_onoff(0, 1);
325 #elif defined(CONFIG_MACH_SUN8I)
326 sunxi_gpio_set_cfgpin(SUNXI_GPH(2), SUN8I_GPH_TWI0);
327 sunxi_gpio_set_cfgpin(SUNXI_GPH(3), SUN8I_GPH_TWI0);
328 clock_twi_onoff(0, 1);
332 #ifdef CONFIG_I2C1_ENABLE
333 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
334 sunxi_gpio_set_cfgpin(SUNXI_GPB(18), SUN4I_GPB_TWI1);
335 sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN4I_GPB_TWI1);
336 clock_twi_onoff(1, 1);
337 #elif defined(CONFIG_MACH_SUN5I)
338 sunxi_gpio_set_cfgpin(SUNXI_GPB(15), SUN5I_GPB_TWI1);
339 sunxi_gpio_set_cfgpin(SUNXI_GPB(16), SUN5I_GPB_TWI1);
340 clock_twi_onoff(1, 1);
341 #elif defined(CONFIG_MACH_SUN6I)
342 sunxi_gpio_set_cfgpin(SUNXI_GPH(16), SUN6I_GPH_TWI1);
343 sunxi_gpio_set_cfgpin(SUNXI_GPH(17), SUN6I_GPH_TWI1);
344 clock_twi_onoff(1, 1);
345 #elif defined(CONFIG_MACH_SUN8I)
346 sunxi_gpio_set_cfgpin(SUNXI_GPH(4), SUN8I_GPH_TWI1);
347 sunxi_gpio_set_cfgpin(SUNXI_GPH(5), SUN8I_GPH_TWI1);
348 clock_twi_onoff(1, 1);
352 #ifdef CONFIG_I2C2_ENABLE
353 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
354 sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN4I_GPB_TWI2);
355 sunxi_gpio_set_cfgpin(SUNXI_GPB(21), SUN4I_GPB_TWI2);
356 clock_twi_onoff(2, 1);
357 #elif defined(CONFIG_MACH_SUN5I)
358 sunxi_gpio_set_cfgpin(SUNXI_GPB(17), SUN5I_GPB_TWI2);
359 sunxi_gpio_set_cfgpin(SUNXI_GPB(18), SUN5I_GPB_TWI2);
360 clock_twi_onoff(2, 1);
361 #elif defined(CONFIG_MACH_SUN6I)
362 sunxi_gpio_set_cfgpin(SUNXI_GPH(18), SUN6I_GPH_TWI2);
363 sunxi_gpio_set_cfgpin(SUNXI_GPH(19), SUN6I_GPH_TWI2);
364 clock_twi_onoff(2, 1);
365 #elif defined(CONFIG_MACH_SUN8I)
366 sunxi_gpio_set_cfgpin(SUNXI_GPE(12), SUN8I_GPE_TWI2);
367 sunxi_gpio_set_cfgpin(SUNXI_GPE(13), SUN8I_GPE_TWI2);
368 clock_twi_onoff(2, 1);
372 #ifdef CONFIG_I2C3_ENABLE
373 #if defined(CONFIG_MACH_SUN6I)
374 sunxi_gpio_set_cfgpin(SUNXI_GPG(10), SUN6I_GPG_TWI3);
375 sunxi_gpio_set_cfgpin(SUNXI_GPG(11), SUN6I_GPG_TWI3);
376 clock_twi_onoff(3, 1);
377 #elif defined(CONFIG_MACH_SUN7I)
378 sunxi_gpio_set_cfgpin(SUNXI_GPI(0), SUN7I_GPI_TWI3);
379 sunxi_gpio_set_cfgpin(SUNXI_GPI(1), SUN7I_GPI_TWI3);
380 clock_twi_onoff(3, 1);
384 #ifdef CONFIG_I2C4_ENABLE
385 #if defined(CONFIG_MACH_SUN7I)
386 sunxi_gpio_set_cfgpin(SUNXI_GPI(2), SUN7I_GPI_TWI4);
387 sunxi_gpio_set_cfgpin(SUNXI_GPI(3), SUN7I_GPI_TWI4);
388 clock_twi_onoff(4, 1);
393 #ifdef CONFIG_SPL_BUILD
394 void sunxi_board_init(void)
396 int power_failed = 0;
397 unsigned long ramsize;
399 #ifdef CONFIG_AXP152_POWER
400 power_failed = axp152_init();
401 power_failed |= axp152_set_dcdc2(1400);
402 power_failed |= axp152_set_dcdc3(1500);
403 power_failed |= axp152_set_dcdc4(1250);
404 power_failed |= axp152_set_ldo2(3000);
406 #ifdef CONFIG_AXP209_POWER
407 power_failed |= axp209_init();
408 power_failed |= axp209_set_dcdc2(1400);
409 power_failed |= axp209_set_dcdc3(1250);
410 power_failed |= axp209_set_ldo2(3000);
411 power_failed |= axp209_set_ldo3(2800);
412 power_failed |= axp209_set_ldo4(2800);
414 #ifdef CONFIG_AXP221_POWER
415 power_failed = axp221_init();
416 power_failed |= axp221_set_dcdc1(CONFIG_AXP221_DCDC1_VOLT);
417 power_failed |= axp221_set_dcdc2(1200); /* A31:VDD-GPU, A23:VDD-SYS */
418 power_failed |= axp221_set_dcdc3(1200); /* VDD-CPU */
419 #ifdef CONFIG_MACH_SUN6I
420 power_failed |= axp221_set_dcdc4(1200); /* A31:VDD-SYS */
422 power_failed |= axp221_set_dcdc4(0); /* A23:unused */
424 power_failed |= axp221_set_dcdc5(1500); /* VCC-DRAM */
425 power_failed |= axp221_set_dldo1(CONFIG_AXP221_DLDO1_VOLT);
426 power_failed |= axp221_set_dldo4(CONFIG_AXP221_DLDO4_VOLT);
427 power_failed |= axp221_set_aldo1(CONFIG_AXP221_ALDO1_VOLT);
428 power_failed |= axp221_set_aldo2(CONFIG_AXP221_ALDO2_VOLT);
429 power_failed |= axp221_set_aldo3(CONFIG_AXP221_ALDO3_VOLT);
430 power_failed |= axp221_set_eldo(3, CONFIG_AXP221_ELDO3_VOLT);
434 ramsize = sunxi_dram_init();
435 printf(" %lu MiB\n", ramsize >> 20);
440 * Only clock up the CPU to full speed if we are reasonably
441 * assured it's being powered with suitable core voltage
444 clock_set_pll1(CONFIG_SYS_CLK_FREQ);
446 printf("Failed to set core voltage! Can't set CPU frequency\n");
450 #if defined(CONFIG_MUSB_HOST) || defined(CONFIG_MUSB_GADGET)
451 static struct musb_hdrc_config musb_config = {
458 static struct musb_hdrc_platform_data musb_plat = {
459 #if defined(CONFIG_MUSB_HOST)
462 .mode = MUSB_PERIPHERAL,
464 .config = &musb_config,
466 .platform_ops = &sunxi_musb_ops,
470 #ifdef CONFIG_USB_GADGET
471 int g_dnl_board_usb_cable_connected(void)
473 return sunxi_usbc_vbus_detect(0);
477 #ifdef CONFIG_MISC_INIT_R
478 int misc_init_r(void)
480 char serial_string[17] = { 0 };
485 ret = sunxi_get_sid(sid);
486 if (ret == 0 && sid[0] != 0 && sid[3] != 0) {
487 if (!getenv("ethaddr")) {
488 /* Non OUI / registered MAC address */
490 mac_addr[1] = (sid[0] >> 0) & 0xff;
491 mac_addr[2] = (sid[3] >> 24) & 0xff;
492 mac_addr[3] = (sid[3] >> 16) & 0xff;
493 mac_addr[4] = (sid[3] >> 8) & 0xff;
494 mac_addr[5] = (sid[3] >> 0) & 0xff;
496 eth_setenv_enetaddr("ethaddr", mac_addr);
499 if (!getenv("serial#")) {
500 snprintf(serial_string, sizeof(serial_string),
501 "%08x%08x", sid[0], sid[3]);
503 setenv("serial#", serial_string);
507 #if defined(CONFIG_MUSB_HOST) || defined(CONFIG_MUSB_GADGET)
508 musb_register(&musb_plat, NULL, (void *)SUNXI_USB0_BASE);
514 #ifdef CONFIG_OF_BOARD_SETUP
515 int ft_board_setup(void *blob, bd_t *bd)
517 #ifdef CONFIG_VIDEO_DT_SIMPLEFB
518 return sunxi_simplefb_setup(blob);
521 #endif /* CONFIG_OF_BOARD_SETUP */