git.sur5r.net Git - u-boot/blob - board/sunxi/board.c

   1 /*
   2  * (C) Copyright 2012-2013 Henrik Nordstrom <henrik@henriknordstrom.net>
   3  * (C) Copyright 2013 Luke Kenneth Casson Leighton <lkcl@lkcl.net>
   4  *
   5  * (C) Copyright 2007-2011
   6  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   7  * Tom Cubie <tangliang@allwinnertech.com>
   8  *
   9  * Some board init for the Allwinner A10-evb board.
  10  *
  11  * SPDX-License-Identifier:     GPL-2.0+
  12  */
  13
  14 #include <common.h>
  15 #include <mmc.h>
  16 #include <axp_pmic.h>
  17 #include <asm/arch/clock.h>
  18 #include <asm/arch/cpu.h>
  19 #include <asm/arch/display.h>
  20 #include <asm/arch/dram.h>
  21 #include <asm/arch/gpio.h>
  22 #include <asm/arch/mmc.h>
  23 #include <asm/arch/spl.h>
  24 #include <asm/arch/usb_phy.h>
  25 #ifndef CONFIG_ARM64
  26 #include <asm/armv7.h>
  27 #endif
  28 #include <asm/gpio.h>
  29 #include <asm/io.h>
  30 #include <crc.h>
  31 #include <environment.h>
  32 #include <linux/libfdt.h>
  33 #include <nand.h>
  34 #include <net.h>
  35 #include <spl.h>
  36 #include <sy8106a.h>
  37 #include <asm/setup.h>
  38
  39 #if defined CONFIG_VIDEO_LCD_PANEL_I2C && !(defined CONFIG_SPL_BUILD)
  40 /* So that we can use pin names in Kconfig and sunxi_name_to_gpio() */
  41 int soft_i2c_gpio_sda;
  42 int soft_i2c_gpio_scl;
  43
  44 static int soft_i2c_board_init(void)
  45 {
  46         int ret;
  47
  48         soft_i2c_gpio_sda = sunxi_name_to_gpio(CONFIG_VIDEO_LCD_PANEL_I2C_SDA);
  49         if (soft_i2c_gpio_sda < 0) {
  50                 printf("Error invalid soft i2c sda pin: '%s', err %d\n",
  51                        CONFIG_VIDEO_LCD_PANEL_I2C_SDA, soft_i2c_gpio_sda);
  52                 return soft_i2c_gpio_sda;
  53         }
  54         ret = gpio_request(soft_i2c_gpio_sda, "soft-i2c-sda");
  55         if (ret) {
  56                 printf("Error requesting soft i2c sda pin: '%s', err %d\n",
  57                        CONFIG_VIDEO_LCD_PANEL_I2C_SDA, ret);
  58                 return ret;
  59         }
  60
  61         soft_i2c_gpio_scl = sunxi_name_to_gpio(CONFIG_VIDEO_LCD_PANEL_I2C_SCL);
  62         if (soft_i2c_gpio_scl < 0) {
  63                 printf("Error invalid soft i2c scl pin: '%s', err %d\n",
  64                        CONFIG_VIDEO_LCD_PANEL_I2C_SCL, soft_i2c_gpio_scl);
  65                 return soft_i2c_gpio_scl;
  66         }
  67         ret = gpio_request(soft_i2c_gpio_scl, "soft-i2c-scl");
  68         if (ret) {
  69                 printf("Error requesting soft i2c scl pin: '%s', err %d\n",
  70                        CONFIG_VIDEO_LCD_PANEL_I2C_SCL, ret);
  71                 return ret;
  72         }
  73
  74         return 0;
  75 }
  76 #else
  77 static int soft_i2c_board_init(void) { return 0; }
  78 #endif
  79
  80 DECLARE_GLOBAL_DATA_PTR;
  81
  82 void i2c_init_board(void)
  83 {
  84 #ifdef CONFIG_I2C0_ENABLE
  85 #if defined(CONFIG_MACH_SUN4I) || \
  86     defined(CONFIG_MACH_SUN5I) || \
  87     defined(CONFIG_MACH_SUN7I) || \
  88     defined(CONFIG_MACH_SUN8I_R40)
  89         sunxi_gpio_set_cfgpin(SUNXI_GPB(0), SUN4I_GPB_TWI0);
  90         sunxi_gpio_set_cfgpin(SUNXI_GPB(1), SUN4I_GPB_TWI0);
  91         clock_twi_onoff(0, 1);
  92 #elif defined(CONFIG_MACH_SUN6I)
  93         sunxi_gpio_set_cfgpin(SUNXI_GPH(14), SUN6I_GPH_TWI0);
  94         sunxi_gpio_set_cfgpin(SUNXI_GPH(15), SUN6I_GPH_TWI0);
  95         clock_twi_onoff(0, 1);
  96 #elif defined(CONFIG_MACH_SUN8I)
  97         sunxi_gpio_set_cfgpin(SUNXI_GPH(2), SUN8I_GPH_TWI0);
  98         sunxi_gpio_set_cfgpin(SUNXI_GPH(3), SUN8I_GPH_TWI0);
  99         clock_twi_onoff(0, 1);
 100 #endif
 101 #endif
 102
 103 #ifdef CONFIG_I2C1_ENABLE
 104 #if defined(CONFIG_MACH_SUN4I) || \
 105     defined(CONFIG_MACH_SUN7I) || \
 106     defined(CONFIG_MACH_SUN8I_R40)
 107         sunxi_gpio_set_cfgpin(SUNXI_GPB(18), SUN4I_GPB_TWI1);
 108         sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN4I_GPB_TWI1);
 109         clock_twi_onoff(1, 1);
 110 #elif defined(CONFIG_MACH_SUN5I)
 111         sunxi_gpio_set_cfgpin(SUNXI_GPB(15), SUN5I_GPB_TWI1);
 112         sunxi_gpio_set_cfgpin(SUNXI_GPB(16), SUN5I_GPB_TWI1);
 113         clock_twi_onoff(1, 1);
 114 #elif defined(CONFIG_MACH_SUN6I)
 115         sunxi_gpio_set_cfgpin(SUNXI_GPH(16), SUN6I_GPH_TWI1);
 116         sunxi_gpio_set_cfgpin(SUNXI_GPH(17), SUN6I_GPH_TWI1);
 117         clock_twi_onoff(1, 1);
 118 #elif defined(CONFIG_MACH_SUN8I)
 119         sunxi_gpio_set_cfgpin(SUNXI_GPH(4), SUN8I_GPH_TWI1);
 120         sunxi_gpio_set_cfgpin(SUNXI_GPH(5), SUN8I_GPH_TWI1);
 121         clock_twi_onoff(1, 1);
 122 #endif
 123 #endif
 124
 125 #ifdef CONFIG_I2C2_ENABLE
 126 #if defined(CONFIG_MACH_SUN4I) || \
 127     defined(CONFIG_MACH_SUN7I) || \
 128     defined(CONFIG_MACH_SUN8I_R40)
 129         sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN4I_GPB_TWI2);
 130         sunxi_gpio_set_cfgpin(SUNXI_GPB(21), SUN4I_GPB_TWI2);
 131         clock_twi_onoff(2, 1);
 132 #elif defined(CONFIG_MACH_SUN5I)
 133         sunxi_gpio_set_cfgpin(SUNXI_GPB(17), SUN5I_GPB_TWI2);
 134         sunxi_gpio_set_cfgpin(SUNXI_GPB(18), SUN5I_GPB_TWI2);
 135         clock_twi_onoff(2, 1);
 136 #elif defined(CONFIG_MACH_SUN6I)
 137         sunxi_gpio_set_cfgpin(SUNXI_GPH(18), SUN6I_GPH_TWI2);
 138         sunxi_gpio_set_cfgpin(SUNXI_GPH(19), SUN6I_GPH_TWI2);
 139         clock_twi_onoff(2, 1);
 140 #elif defined(CONFIG_MACH_SUN8I)
 141         sunxi_gpio_set_cfgpin(SUNXI_GPE(12), SUN8I_GPE_TWI2);
 142         sunxi_gpio_set_cfgpin(SUNXI_GPE(13), SUN8I_GPE_TWI2);
 143         clock_twi_onoff(2, 1);
 144 #endif
 145 #endif
 146
 147 #ifdef CONFIG_I2C3_ENABLE
 148 #if defined(CONFIG_MACH_SUN6I)
 149         sunxi_gpio_set_cfgpin(SUNXI_GPG(10), SUN6I_GPG_TWI3);
 150         sunxi_gpio_set_cfgpin(SUNXI_GPG(11), SUN6I_GPG_TWI3);
 151         clock_twi_onoff(3, 1);
 152 #elif defined(CONFIG_MACH_SUN7I) || \
 153       defined(CONFIG_MACH_SUN8I_R40)
 154         sunxi_gpio_set_cfgpin(SUNXI_GPI(0), SUN7I_GPI_TWI3);
 155         sunxi_gpio_set_cfgpin(SUNXI_GPI(1), SUN7I_GPI_TWI3);
 156         clock_twi_onoff(3, 1);
 157 #endif
 158 #endif
 159
 160 #ifdef CONFIG_I2C4_ENABLE
 161 #if defined(CONFIG_MACH_SUN7I) || \
 162     defined(CONFIG_MACH_SUN8I_R40)
 163         sunxi_gpio_set_cfgpin(SUNXI_GPI(2), SUN7I_GPI_TWI4);
 164         sunxi_gpio_set_cfgpin(SUNXI_GPI(3), SUN7I_GPI_TWI4);
 165         clock_twi_onoff(4, 1);
 166 #endif
 167 #endif
 168
 169 #ifdef CONFIG_R_I2C_ENABLE
 170         clock_twi_onoff(5, 1);
 171         sunxi_gpio_set_cfgpin(SUNXI_GPL(0), SUN8I_H3_GPL_R_TWI);
 172         sunxi_gpio_set_cfgpin(SUNXI_GPL(1), SUN8I_H3_GPL_R_TWI);
 173 #endif
 174 }
 175
 176 #if defined(CONFIG_ENV_IS_IN_MMC) && defined(CONFIG_ENV_IS_IN_FAT)
 177 enum env_location env_get_location(enum env_operation op, int prio)
 178 {
 179         switch (prio) {
 180         case 0:
 181                 return ENVL_FAT;
 182
 183         case 1:
 184                 return ENVL_MMC;
 185
 186         default:
 187                 return ENVL_UNKNOWN;
 188         }
 189 }
 190 #endif
 191
 192 /* add board specific code here */
 193 int board_init(void)
 194 {
 195         __maybe_unused int id_pfr1, ret, satapwr_pin, macpwr_pin;
 196
 197         gd->bd->bi_boot_params = (PHYS_SDRAM_0 + 0x100);
 198
 199 #ifndef CONFIG_ARM64
 200         asm volatile("mrc p15, 0, %0, c0, c1, 1" : "=r"(id_pfr1));
 201         debug("id_pfr1: 0x%08x\n", id_pfr1);
 202         /* Generic Timer Extension available? */
 203         if ((id_pfr1 >> CPUID_ARM_GENTIMER_SHIFT) & 0xf) {
 204                 uint32_t freq;
 205
 206                 debug("Setting CNTFRQ\n");
 207
 208                 /*
 209                  * CNTFRQ is a secure register, so we will crash if we try to
 210                  * write this from the non-secure world (read is OK, though).
 211                  * In case some bootcode has already set the correct value,
 212                  * we avoid the risk of writing to it.
 213                  */
 214                 asm volatile("mrc p15, 0, %0, c14, c0, 0" : "=r"(freq));
 215                 if (freq != COUNTER_FREQUENCY) {
 216                         debug("arch timer frequency is %d Hz, should be %d, fixing ...\n",
 217                               freq, COUNTER_FREQUENCY);
 218 #ifdef CONFIG_NON_SECURE
 219                         printf("arch timer frequency is wrong, but cannot adjust it\n");
 220 #else
 221                         asm volatile("mcr p15, 0, %0, c14, c0, 0"
 222                                      : : "r"(COUNTER_FREQUENCY));
 223 #endif
 224                 }
 225         }
 226 #endif /* !CONFIG_ARM64 */
 227
 228         ret = axp_gpio_init();
 229         if (ret)
 230                 return ret;
 231
 232 #ifdef CONFIG_SATAPWR
 233         satapwr_pin = sunxi_name_to_gpio(CONFIG_SATAPWR);
 234         gpio_request(satapwr_pin, "satapwr");
 235         gpio_direction_output(satapwr_pin, 1);
 236         /* Give attached sata device time to power-up to avoid link timeouts */
 237         mdelay(500);
 238 #endif
 239 #ifdef CONFIG_MACPWR
 240         macpwr_pin = sunxi_name_to_gpio(CONFIG_MACPWR);
 241         gpio_request(macpwr_pin, "macpwr");
 242         gpio_direction_output(macpwr_pin, 1);
 243 #endif
 244
 245 #ifdef CONFIG_DM_I2C
 246         /*
 247          * Temporary workaround for enabling I2C clocks until proper sunxi DM
 248          * clk, reset and pinctrl drivers land.
 249          */
 250         i2c_init_board();
 251 #endif
 252
 253         /* Uses dm gpio code so do this here and not in i2c_init_board() */
 254         return soft_i2c_board_init();
 255 }
 256
 257 int dram_init(void)
 258 {
 259         gd->ram_size = get_ram_size((long *)PHYS_SDRAM_0, PHYS_SDRAM_0_SIZE);
 260
 261         return 0;
 262 }
 263
 264 #if defined(CONFIG_NAND_SUNXI)
 265 static void nand_pinmux_setup(void)
 266 {
 267         unsigned int pin;
 268
 269         for (pin = SUNXI_GPC(0); pin <= SUNXI_GPC(19); pin++)
 270                 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_NAND);
 271
 272 #if defined CONFIG_MACH_SUN4I || defined CONFIG_MACH_SUN7I
 273         for (pin = SUNXI_GPC(20); pin <= SUNXI_GPC(22); pin++)
 274                 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_NAND);
 275 #endif
 276         /* sun4i / sun7i do have a PC23, but it is not used for nand,
 277          * only sun7i has a PC24 */
 278 #ifdef CONFIG_MACH_SUN7I
 279         sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUNXI_GPC_NAND);
 280 #endif
 281 }
 282
 283 static void nand_clock_setup(void)
 284 {
 285         struct sunxi_ccm_reg *const ccm =
 286                 (struct sunxi_ccm_reg *)SUNXI_CCM_BASE;
 287
 288         setbits_le32(&ccm->ahb_gate0, (CLK_GATE_OPEN << AHB_GATE_OFFSET_NAND0));
 289 #if defined CONFIG_MACH_SUN6I || defined CONFIG_MACH_SUN8I || \
 290     defined CONFIG_MACH_SUN9I || defined CONFIG_MACH_SUN50I
 291         setbits_le32(&ccm->ahb_reset0_cfg, (1 << AHB_GATE_OFFSET_NAND0));
 292 #endif
 293 #ifdef CONFIG_MACH_SUN9I
 294         setbits_le32(&ccm->ahb_gate1, (1 << AHB_GATE_OFFSET_DMA));
 295 #else
 296         setbits_le32(&ccm->ahb_gate0, (1 << AHB_GATE_OFFSET_DMA));
 297 #endif
 298         setbits_le32(&ccm->nand0_clk_cfg, CCM_NAND_CTRL_ENABLE | AHB_DIV_1);
 299 }
 300
 301 void board_nand_init(void)
 302 {
 303         nand_pinmux_setup();
 304         nand_clock_setup();
 305 #ifndef CONFIG_SPL_BUILD
 306         sunxi_nand_init();
 307 #endif
 308 }
 309 #endif
 310
 311 #ifdef CONFIG_MMC
 312 static void mmc_pinmux_setup(int sdc)
 313 {
 314         unsigned int pin;
 315         __maybe_unused int pins;
 316
 317         switch (sdc) {
 318         case 0:
 319                 /* SDC0: PF0-PF5 */
 320                 for (pin = SUNXI_GPF(0); pin <= SUNXI_GPF(5); pin++) {
 321                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPF_SDC0);
 322                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 323                         sunxi_gpio_set_drv(pin, 2);
 324                 }
 325                 break;
 326
 327         case 1:
 328                 pins = sunxi_name_to_gpio_bank(CONFIG_MMC1_PINS);
 329
 330 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I) || \
 331     defined(CONFIG_MACH_SUN8I_R40)
 332                 if (pins == SUNXI_GPIO_H) {
 333                         /* SDC1: PH22-PH-27 */
 334                         for (pin = SUNXI_GPH(22); pin <= SUNXI_GPH(27); pin++) {
 335                                 sunxi_gpio_set_cfgpin(pin, SUN4I_GPH_SDC1);
 336                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 337                                 sunxi_gpio_set_drv(pin, 2);
 338                         }
 339                 } else {
 340                         /* SDC1: PG0-PG5 */
 341                         for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
 342                                 sunxi_gpio_set_cfgpin(pin, SUN4I_GPG_SDC1);
 343                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 344                                 sunxi_gpio_set_drv(pin, 2);
 345                         }
 346                 }
 347 #elif defined(CONFIG_MACH_SUN5I)
 348                 /* SDC1: PG3-PG8 */
 349                 for (pin = SUNXI_GPG(3); pin <= SUNXI_GPG(8); pin++) {
 350                         sunxi_gpio_set_cfgpin(pin, SUN5I_GPG_SDC1);
 351                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 352                         sunxi_gpio_set_drv(pin, 2);
 353                 }
 354 #elif defined(CONFIG_MACH_SUN6I)
 355                 /* SDC1: PG0-PG5 */
 356                 for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
 357                         sunxi_gpio_set_cfgpin(pin, SUN6I_GPG_SDC1);
 358                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 359                         sunxi_gpio_set_drv(pin, 2);
 360                 }
 361 #elif defined(CONFIG_MACH_SUN8I)
 362                 if (pins == SUNXI_GPIO_D) {
 363                         /* SDC1: PD2-PD7 */
 364                         for (pin = SUNXI_GPD(2); pin <= SUNXI_GPD(7); pin++) {
 365                                 sunxi_gpio_set_cfgpin(pin, SUN8I_GPD_SDC1);
 366                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 367                                 sunxi_gpio_set_drv(pin, 2);
 368                         }
 369                 } else {
 370                         /* SDC1: PG0-PG5 */
 371                         for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
 372                                 sunxi_gpio_set_cfgpin(pin, SUN8I_GPG_SDC1);
 373                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 374                                 sunxi_gpio_set_drv(pin, 2);
 375                         }
 376                 }
 377 #endif
 378                 break;
 379
 380         case 2:
 381                 pins = sunxi_name_to_gpio_bank(CONFIG_MMC2_PINS);
 382
 383 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
 384                 /* SDC2: PC6-PC11 */
 385                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(11); pin++) {
 386                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 387                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 388                         sunxi_gpio_set_drv(pin, 2);
 389                 }
 390 #elif defined(CONFIG_MACH_SUN5I)
 391                 if (pins == SUNXI_GPIO_E) {
 392                         /* SDC2: PE4-PE9 */
 393                         for (pin = SUNXI_GPE(4); pin <= SUNXI_GPD(9); pin++) {
 394                                 sunxi_gpio_set_cfgpin(pin, SUN5I_GPE_SDC2);
 395                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 396                                 sunxi_gpio_set_drv(pin, 2);
 397                         }
 398                 } else {
 399                         /* SDC2: PC6-PC15 */
 400                         for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 401                                 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 402                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 403                                 sunxi_gpio_set_drv(pin, 2);
 404                         }
 405                 }
 406 #elif defined(CONFIG_MACH_SUN6I)
 407                 if (pins == SUNXI_GPIO_A) {
 408                         /* SDC2: PA9-PA14 */
 409                         for (pin = SUNXI_GPA(9); pin <= SUNXI_GPA(14); pin++) {
 410                                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_SDC2);
 411                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 412                                 sunxi_gpio_set_drv(pin, 2);
 413                         }
 414                 } else {
 415                         /* SDC2: PC6-PC15, PC24 */
 416                         for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 417                                 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 418                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 419                                 sunxi_gpio_set_drv(pin, 2);
 420                         }
 421
 422                         sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUNXI_GPC_SDC2);
 423                         sunxi_gpio_set_pull(SUNXI_GPC(24), SUNXI_GPIO_PULL_UP);
 424                         sunxi_gpio_set_drv(SUNXI_GPC(24), 2);
 425                 }
 426 #elif defined(CONFIG_MACH_SUN8I_R40)
 427                 /* SDC2: PC6-PC15, PC24 */
 428                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 429                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 430                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 431                         sunxi_gpio_set_drv(pin, 2);
 432                 }
 433
 434                 sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUNXI_GPC_SDC2);
 435                 sunxi_gpio_set_pull(SUNXI_GPC(24), SUNXI_GPIO_PULL_UP);
 436                 sunxi_gpio_set_drv(SUNXI_GPC(24), 2);
 437 #elif defined(CONFIG_MACH_SUN8I) || defined(CONFIG_MACH_SUN50I)
 438                 /* SDC2: PC5-PC6, PC8-PC16 */
 439                 for (pin = SUNXI_GPC(5); pin <= SUNXI_GPC(6); pin++) {
 440                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 441                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 442                         sunxi_gpio_set_drv(pin, 2);
 443                 }
 444
 445                 for (pin = SUNXI_GPC(8); pin <= SUNXI_GPC(16); pin++) {
 446                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 447                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 448                         sunxi_gpio_set_drv(pin, 2);
 449                 }
 450 #elif defined(CONFIG_MACH_SUN9I)
 451                 /* SDC2: PC6-PC16 */
 452                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(16); pin++) {
 453                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 454                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 455                         sunxi_gpio_set_drv(pin, 2);
 456                 }
 457 #endif
 458                 break;
 459
 460         case 3:
 461                 pins = sunxi_name_to_gpio_bank(CONFIG_MMC3_PINS);
 462
 463 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I) || \
 464     defined(CONFIG_MACH_SUN8I_R40)
 465                 /* SDC3: PI4-PI9 */
 466                 for (pin = SUNXI_GPI(4); pin <= SUNXI_GPI(9); pin++) {
 467                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPI_SDC3);
 468                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 469                         sunxi_gpio_set_drv(pin, 2);
 470                 }
 471 #elif defined(CONFIG_MACH_SUN6I)
 472                 if (pins == SUNXI_GPIO_A) {
 473                         /* SDC3: PA9-PA14 */
 474                         for (pin = SUNXI_GPA(9); pin <= SUNXI_GPA(14); pin++) {
 475                                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_SDC3);
 476                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 477                                 sunxi_gpio_set_drv(pin, 2);
 478                         }
 479                 } else {
 480                         /* SDC3: PC6-PC15, PC24 */
 481                         for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 482                                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPC_SDC3);
 483                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 484                                 sunxi_gpio_set_drv(pin, 2);
 485                         }
 486
 487                         sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUN6I_GPC_SDC3);
 488                         sunxi_gpio_set_pull(SUNXI_GPC(24), SUNXI_GPIO_PULL_UP);
 489                         sunxi_gpio_set_drv(SUNXI_GPC(24), 2);
 490                 }
 491 #endif
 492                 break;
 493
 494         default:
 495                 printf("sunxi: invalid MMC slot %d for pinmux setup\n", sdc);
 496                 break;
 497         }
 498 }
 499
 500 int board_mmc_init(bd_t *bis)
 501 {
 502         __maybe_unused struct mmc *mmc0, *mmc1;
 503         __maybe_unused char buf[512];
 504
 505         mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT);
 506         mmc0 = sunxi_mmc_init(CONFIG_MMC_SUNXI_SLOT);
 507         if (!mmc0)
 508                 return -1;
 509
 510 #if CONFIG_MMC_SUNXI_SLOT_EXTRA != -1
 511         mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT_EXTRA);
 512         mmc1 = sunxi_mmc_init(CONFIG_MMC_SUNXI_SLOT_EXTRA);
 513         if (!mmc1)
 514                 return -1;
 515 #endif
 516
 517         return 0;
 518 }
 519 #endif
 520
 521 #ifdef CONFIG_SPL_BUILD
 522 void sunxi_board_init(void)
 523 {
 524         int power_failed = 0;
 525
 526 #ifdef CONFIG_SY8106A_POWER
 527         power_failed = sy8106a_set_vout1(CONFIG_SY8106A_VOUT1_VOLT);
 528 #endif
 529
 530 #if defined CONFIG_AXP152_POWER || defined CONFIG_AXP209_POWER || \
 531         defined CONFIG_AXP221_POWER || defined CONFIG_AXP809_POWER || \
 532         defined CONFIG_AXP818_POWER
 533         power_failed = axp_init();
 534
 535 #if defined CONFIG_AXP221_POWER || defined CONFIG_AXP809_POWER || \
 536         defined CONFIG_AXP818_POWER
 537         power_failed |= axp_set_dcdc1(CONFIG_AXP_DCDC1_VOLT);
 538 #endif
 539         power_failed |= axp_set_dcdc2(CONFIG_AXP_DCDC2_VOLT);
 540         power_failed |= axp_set_dcdc3(CONFIG_AXP_DCDC3_VOLT);
 541 #if !defined(CONFIG_AXP209_POWER) && !defined(CONFIG_AXP818_POWER)
 542         power_failed |= axp_set_dcdc4(CONFIG_AXP_DCDC4_VOLT);
 543 #endif
 544 #if defined CONFIG_AXP221_POWER || defined CONFIG_AXP809_POWER || \
 545         defined CONFIG_AXP818_POWER
 546         power_failed |= axp_set_dcdc5(CONFIG_AXP_DCDC5_VOLT);
 547 #endif
 548
 549 #if defined CONFIG_AXP221_POWER || defined CONFIG_AXP809_POWER || \
 550         defined CONFIG_AXP818_POWER
 551         power_failed |= axp_set_aldo1(CONFIG_AXP_ALDO1_VOLT);
 552 #endif
 553         power_failed |= axp_set_aldo2(CONFIG_AXP_ALDO2_VOLT);
 554 #if !defined(CONFIG_AXP152_POWER)
 555         power_failed |= axp_set_aldo3(CONFIG_AXP_ALDO3_VOLT);
 556 #endif
 557 #ifdef CONFIG_AXP209_POWER
 558         power_failed |= axp_set_aldo4(CONFIG_AXP_ALDO4_VOLT);
 559 #endif
 560
 561 #if defined(CONFIG_AXP221_POWER) || defined(CONFIG_AXP809_POWER) || \
 562         defined(CONFIG_AXP818_POWER)
 563         power_failed |= axp_set_dldo(1, CONFIG_AXP_DLDO1_VOLT);
 564         power_failed |= axp_set_dldo(2, CONFIG_AXP_DLDO2_VOLT);
 565 #if !defined CONFIG_AXP809_POWER
 566         power_failed |= axp_set_dldo(3, CONFIG_AXP_DLDO3_VOLT);
 567         power_failed |= axp_set_dldo(4, CONFIG_AXP_DLDO4_VOLT);
 568 #endif
 569         power_failed |= axp_set_eldo(1, CONFIG_AXP_ELDO1_VOLT);
 570         power_failed |= axp_set_eldo(2, CONFIG_AXP_ELDO2_VOLT);
 571         power_failed |= axp_set_eldo(3, CONFIG_AXP_ELDO3_VOLT);
 572 #endif
 573
 574 #ifdef CONFIG_AXP818_POWER
 575         power_failed |= axp_set_fldo(1, CONFIG_AXP_FLDO1_VOLT);
 576         power_failed |= axp_set_fldo(2, CONFIG_AXP_FLDO2_VOLT);
 577         power_failed |= axp_set_fldo(3, CONFIG_AXP_FLDO3_VOLT);
 578 #endif
 579
 580 #if defined CONFIG_AXP809_POWER || defined CONFIG_AXP818_POWER
 581         power_failed |= axp_set_sw(IS_ENABLED(CONFIG_AXP_SW_ON));
 582 #endif
 583 #endif
 584         printf("DRAM:");
 585         gd->ram_size = sunxi_dram_init();
 586         printf(" %d MiB\n", (int)(gd->ram_size >> 20));
 587         if (!gd->ram_size)
 588                 hang();
 589
 590         /*
 591          * Only clock up the CPU to full speed if we are reasonably
 592          * assured it's being powered with suitable core voltage
 593          */
 594         if (!power_failed)
 595                 clock_set_pll1(CONFIG_SYS_CLK_FREQ);
 596         else
 597                 printf("Failed to set core voltage! Can't set CPU frequency\n");
 598 }
 599 #endif
 600
 601 #ifdef CONFIG_USB_GADGET
 602 int g_dnl_board_usb_cable_connected(void)
 603 {
 604         return sunxi_usb_phy_vbus_detect(0);
 605 }
 606 #endif
 607
 608 #ifdef CONFIG_SERIAL_TAG
 609 void get_board_serial(struct tag_serialnr *serialnr)
 610 {
 611         char *serial_string;
 612         unsigned long long serial;
 613
 614         serial_string = env_get("serial#");
 615
 616         if (serial_string) {
 617                 serial = simple_strtoull(serial_string, NULL, 16);
 618
 619                 serialnr->high = (unsigned int) (serial >> 32);
 620                 serialnr->low = (unsigned int) (serial & 0xffffffff);
 621         } else {
 622                 serialnr->high = 0;
 623                 serialnr->low = 0;
 624         }
 625 }
 626 #endif
 627
 628 /*
 629  * Check the SPL header for the "sunxi" variant. If found: parse values
 630  * that might have been passed by the loader ("fel" utility), and update
 631  * the environment accordingly.
 632  */
 633 static void parse_spl_header(const uint32_t spl_addr)
 634 {
 635         struct boot_file_head *spl = (void *)(ulong)spl_addr;
 636         if (memcmp(spl->spl_signature, SPL_SIGNATURE, 3) != 0)
 637                 return; /* signature mismatch, no usable header */
 638
 639         uint8_t spl_header_version = spl->spl_signature[3];
 640         if (spl_header_version != SPL_HEADER_VERSION) {
 641                 printf("sunxi SPL version mismatch: expected %u, got %u\n",
 642                        SPL_HEADER_VERSION, spl_header_version);
 643                 return;
 644         }
 645         if (!spl->fel_script_address)
 646                 return;
 647
 648         if (spl->fel_uEnv_length != 0) {
 649                 /*
 650                  * data is expected in uEnv.txt compatible format, so "env
 651                  * import -t" the string(s) at fel_script_address right away.
 652                  */
 653                 himport_r(&env_htab, (char *)(uintptr_t)spl->fel_script_address,
 654                           spl->fel_uEnv_length, '\n', H_NOCLEAR, 0, 0, NULL);
 655                 return;
 656         }
 657         /* otherwise assume .scr format (mkimage-type script) */
 658         env_set_hex("fel_scriptaddr", spl->fel_script_address);
 659 }
 660
 661 /*
 662  * Note this function gets called multiple times.
 663  * It must not make any changes to env variables which already exist.
 664  */
 665 static void setup_environment(const void *fdt)
 666 {
 667         char serial_string[17] = { 0 };
 668         unsigned int sid[4];
 669         uint8_t mac_addr[6];
 670         char ethaddr[16];
 671         int i, ret;
 672
 673         ret = sunxi_get_sid(sid);
 674         if (ret == 0 && sid[0] != 0) {
 675                 /*
 676                  * The single words 1 - 3 of the SID have quite a few bits
 677                  * which are the same on many models, so we take a crc32
 678                  * of all 3 words, to get a more unique value.
 679                  *
 680                  * Note we only do this on newer SoCs as we cannot change
 681                  * the algorithm on older SoCs since those have been using
 682                  * fixed mac-addresses based on only using word 3 for a
 683                  * long time and changing a fixed mac-address with an
 684                  * u-boot update is not good.
 685                  */
 686 #if !defined(CONFIG_MACH_SUN4I) && !defined(CONFIG_MACH_SUN5I) && \
 687     !defined(CONFIG_MACH_SUN6I) && !defined(CONFIG_MACH_SUN7I) && \
 688     !defined(CONFIG_MACH_SUN8I_A23) && !defined(CONFIG_MACH_SUN8I_A33)
 689                 sid[3] = crc32(0, (unsigned char *)&sid[1], 12);
 690 #endif
 691
 692                 /* Ensure the NIC specific bytes of the mac are not all 0 */
 693                 if ((sid[3] & 0xffffff) == 0)
 694                         sid[3] |= 0x800000;
 695
 696                 for (i = 0; i < 4; i++) {
 697                         sprintf(ethaddr, "ethernet%d", i);
 698                         if (!fdt_get_alias(fdt, ethaddr))
 699                                 continue;
 700
 701                         if (i == 0)
 702                                 strcpy(ethaddr, "ethaddr");
 703                         else
 704                                 sprintf(ethaddr, "eth%daddr", i);
 705
 706                         if (env_get(ethaddr))
 707                                 continue;
 708
 709                         /* Non OUI / registered MAC address */
 710                         mac_addr[0] = (i << 4) | 0x02;
 711                         mac_addr[1] = (sid[0] >>  0) & 0xff;
 712                         mac_addr[2] = (sid[3] >> 24) & 0xff;
 713                         mac_addr[3] = (sid[3] >> 16) & 0xff;
 714                         mac_addr[4] = (sid[3] >>  8) & 0xff;
 715                         mac_addr[5] = (sid[3] >>  0) & 0xff;
 716
 717                         eth_env_set_enetaddr(ethaddr, mac_addr);
 718                 }
 719
 720                 if (!env_get("serial#")) {
 721                         snprintf(serial_string, sizeof(serial_string),
 722                                 "%08x%08x", sid[0], sid[3]);
 723
 724                         env_set("serial#", serial_string);
 725                 }
 726         }
 727 }
 728
 729 int misc_init_r(void)
 730 {
 731         __maybe_unused int ret;
 732         uint boot;
 733
 734         env_set("fel_booted", NULL);
 735         env_set("fel_scriptaddr", NULL);
 736         env_set("mmc_bootdev", NULL);
 737
 738         boot = sunxi_get_boot_device();
 739         /* determine if we are running in FEL mode */
 740         if (boot == BOOT_DEVICE_BOARD) {
 741                 env_set("fel_booted", "1");
 742                 parse_spl_header(SPL_ADDR);
 743         /* or if we booted from MMC, and which one */
 744         } else if (boot == BOOT_DEVICE_MMC1) {
 745                 env_set("mmc_bootdev", "0");
 746         } else if (boot == BOOT_DEVICE_MMC2) {
 747                 env_set("mmc_bootdev", "1");
 748         }
 749
 750         setup_environment(gd->fdt_blob);
 751
 752 #ifndef CONFIG_MACH_SUN9I
 753         ret = sunxi_usb_phy_probe();
 754         if (ret)
 755                 return ret;
 756 #endif
 757
 758 #ifdef CONFIG_USB_ETHER
 759         usb_ether_init();
 760 #endif
 761
 762         return 0;
 763 }
 764
 765 int ft_board_setup(void *blob, bd_t *bd)
 766 {
 767         int __maybe_unused r;
 768
 769         /*
 770          * Call setup_environment again in case the boot fdt has
 771          * ethernet aliases the u-boot copy does not have.
 772          */
 773         setup_environment(blob);
 774
 775 #ifdef CONFIG_VIDEO_DT_SIMPLEFB
 776         r = sunxi_simplefb_setup(blob);
 777         if (r)
 778                 return r;
 779 #endif
 780         return 0;
 781 }
 782
 783 #ifdef CONFIG_SPL_LOAD_FIT
 784 int board_fit_config_name_match(const char *name)
 785 {
 786         struct boot_file_head *spl = (void *)(ulong)SPL_ADDR;
 787         const char *cmp_str = (void *)(ulong)SPL_ADDR;
 788
 789         /* Check if there is a DT name stored in the SPL header and use that. */
 790         if (spl->dt_name_offset) {
 791                 cmp_str += spl->dt_name_offset;
 792         } else {
 793 #ifdef CONFIG_DEFAULT_DEVICE_TREE
 794                 cmp_str = CONFIG_DEFAULT_DEVICE_TREE;
 795 #else
 796                 return 0;
 797 #endif
 798         };
 799
 800 /* Differentiate the two Pine64 board DTs by their DRAM size. */
 801         if (strstr(name, "-pine64") && strstr(cmp_str, "-pine64")) {
 802                 if ((gd->ram_size > 512 * 1024 * 1024))
 803                         return !strstr(name, "plus");
 804                 else
 805                         return !!strstr(name, "plus");
 806         } else {
 807                 return strcmp(name, cmp_str);
 808         }
 809 }
 810 #endif