git.sur5r.net Git - u-boot/blob - board/tqc/tqm5200/tqm5200.c

   1 /*
   2  * (C) Copyright 2003-2006
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * (C) Copyright 2004
   6  * Mark Jonas, Freescale Semiconductor, mark.jonas@motorola.com.
   7  *
   8  * (C) Copyright 2004-2006
   9  * Martin Krause, TQ-Systems GmbH, martin.krause@tqs.de
  10  *
  11  * SPDX-License-Identifier:     GPL-2.0+
  12  */
  13
  14 #include <common.h>
  15 #include <console.h>
  16 #include <mpc5xxx.h>
  17 #include <pci.h>
  18 #include <asm/processor.h>
  19 #include <libfdt.h>
  20 #include <netdev.h>
  21
  22 #ifdef CONFIG_VIDEO_SM501
  23 #include <sm501.h>
  24 #endif
  25
  26 #if defined(CONFIG_MPC5200_DDR)
  27 #include "mt46v16m16-75.h"
  28 #else
  29 #include "mt48lc16m16a2-75.h"
  30 #endif
  31
  32 #ifdef CONFIG_OF_LIBFDT
  33 #include <fdt_support.h>
  34 #endif /* CONFIG_OF_LIBFDT */
  35
  36 DECLARE_GLOBAL_DATA_PTR;
  37
  38 #ifdef CONFIG_PS2MULT
  39 void ps2mult_early_init(void);
  40 #endif
  41
  42 #if defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP) && \
  43     defined(CONFIG_VIDEO)
  44 /*
  45  * EDID block has been generated using Phoenix EDID Designer 1.3.
  46  * This tool creates a text file containing:
  47  *
  48  * EDID BYTES:
  49  *
  50  * 0x   00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F
  51  *     ------------------------------------------------
  52  *     00 | 00 FF FF FF FF FF FF 00 04 21 00 00 00 00 00 00
  53  *     10 | 01 00 01 03 00 00 00 00 00 00 00 00 00 00 00 00
  54  *     20 | 00 00 00 21 00 00 01 01 01 01 01 01 01 01 01 01
  55  *     30 | 01 01 01 01 01 01 64 00 00 00 00 00 00 00 00 00
  56  *     40 | 00 00 00 00 00 00 00 00 00 00 00 10 00 00 00 00
  57  *     50 | 00 00 00 00 00 00 00 00 00 00 00 00 00 10 00 00
  58  *     60 | 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 10
  59  *     70 | 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 17
  60  *
  61  * Then this data has been manually converted to the char
  62  * array below.
  63  */
  64 static unsigned char edid_buf[128] = {
  65         0x00, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0x00,
  66         0x04, 0x21, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  67         0x01, 0x00, 0x01, 0x03, 0x00, 0x00, 0x00, 0x00,
  68         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  69         0x00, 0x00, 0x00, 0x21, 0x00, 0x00, 0x01, 0x01,
  70         0x01, 0x01, 0x01, 0x01, 0x01, 0x01, 0x01, 0x01,
  71         0x01, 0x01, 0x01, 0x01, 0x01, 0x01, 0x64, 0x00,
  72         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  73         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  74         0x00, 0x00, 0x00, 0x10, 0x00, 0x00, 0x00, 0x00,
  75         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  76         0x00, 0x00, 0x00, 0x00, 0x00, 0x10, 0x00, 0x00,
  77         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  78         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x10,
  79         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  80         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x17,
  81 };
  82 #endif
  83
  84 #ifndef CONFIG_SYS_RAMBOOT
  85 static void sdram_start (int hi_addr)
  86 {
  87         long hi_addr_bit = hi_addr ? 0x01000000 : 0;
  88
  89         /* unlock mode register */
  90         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000000 |
  91                 hi_addr_bit;
  92         __asm__ volatile ("sync");
  93
  94         /* precharge all banks */
  95         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000002 |
  96                 hi_addr_bit;
  97         __asm__ volatile ("sync");
  98
  99 #if SDRAM_DDR
 100         /* set mode register: extended mode */
 101         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_EMODE;
 102         __asm__ volatile ("sync");
 103
 104         /* set mode register: reset DLL */
 105         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_MODE | 0x04000000;
 106         __asm__ volatile ("sync");
 107 #endif
 108
 109         /* precharge all banks */
 110         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000002 |
 111                 hi_addr_bit;
 112         __asm__ volatile ("sync");
 113
 114         /* auto refresh */
 115         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000004 |
 116                 hi_addr_bit;
 117         __asm__ volatile ("sync");
 118
 119         /* set mode register */
 120         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_MODE;
 121         __asm__ volatile ("sync");
 122
 123         /* normal operation */
 124         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | hi_addr_bit;
 125         __asm__ volatile ("sync");
 126 }
 127 #endif
 128
 129 /*
 130  * ATTENTION: Although partially referenced initdram does NOT make real use
 131  *            use of CONFIG_SYS_SDRAM_BASE. The code does not work if CONFIG_SYS_SDRAM_BASE
 132  *            is something else than 0x00000000.
 133  */
 134
 135 phys_size_t initdram (int board_type)
 136 {
 137         ulong dramsize = 0;
 138         ulong dramsize2 = 0;
 139         uint svr, pvr;
 140
 141 #ifndef CONFIG_SYS_RAMBOOT
 142         ulong test1, test2;
 143
 144         /* setup SDRAM chip selects */
 145         *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0x0000001c; /* 512MB at 0x0 */
 146         *(vu_long *)MPC5XXX_SDRAM_CS1CFG = 0x40000000; /* disabled */
 147         __asm__ volatile ("sync");
 148
 149         /* setup config registers */
 150         *(vu_long *)MPC5XXX_SDRAM_CONFIG1 = SDRAM_CONFIG1;
 151         *(vu_long *)MPC5XXX_SDRAM_CONFIG2 = SDRAM_CONFIG2;
 152         __asm__ volatile ("sync");
 153
 154 #if SDRAM_DDR
 155         /* set tap delay */
 156         *(vu_long *)MPC5XXX_CDM_PORCFG = SDRAM_TAPDELAY;
 157         __asm__ volatile ("sync");
 158 #endif
 159
 160         /* find RAM size using SDRAM CS0 only */
 161         sdram_start(0);
 162         test1 = get_ram_size((long *)CONFIG_SYS_SDRAM_BASE, 0x20000000);
 163         sdram_start(1);
 164         test2 = get_ram_size((long *)CONFIG_SYS_SDRAM_BASE, 0x20000000);
 165         if (test1 > test2) {
 166                 sdram_start(0);
 167                 dramsize = test1;
 168         } else {
 169                 dramsize = test2;
 170         }
 171
 172         /* memory smaller than 1MB is impossible */
 173         if (dramsize < (1 << 20)) {
 174                 dramsize = 0;
 175         }
 176
 177         /* set SDRAM CS0 size according to the amount of RAM found */
 178         if (dramsize > 0) {
 179                 *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0x13 +
 180                         __builtin_ffs(dramsize >> 20) - 1;
 181         } else {
 182                 *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0; /* disabled */
 183         }
 184
 185         /* let SDRAM CS1 start right after CS0 */
 186         *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize + 0x0000001c; /* 512MB */
 187
 188         /* find RAM size using SDRAM CS1 only */
 189         if (!dramsize)
 190                 sdram_start(0);
 191         test2 = test1 = get_ram_size((long *)(CONFIG_SYS_SDRAM_BASE + dramsize), 0x20000000);
 192         if (!dramsize) {
 193                 sdram_start(1);
 194                 test2 = get_ram_size((long *)(CONFIG_SYS_SDRAM_BASE + dramsize), 0x20000000);
 195         }
 196         if (test1 > test2) {
 197                 sdram_start(0);
 198                 dramsize2 = test1;
 199         } else {
 200                 dramsize2 = test2;
 201         }
 202
 203         /* memory smaller than 1MB is impossible */
 204         if (dramsize2 < (1 << 20)) {
 205                 dramsize2 = 0;
 206         }
 207
 208         /* set SDRAM CS1 size according to the amount of RAM found */
 209         if (dramsize2 > 0) {
 210                 *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize
 211                         | (0x13 + __builtin_ffs(dramsize2 >> 20) - 1);
 212         } else {
 213                 *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize; /* disabled */
 214         }
 215
 216 #else /* CONFIG_SYS_RAMBOOT */
 217
 218         /* retrieve size of memory connected to SDRAM CS0 */
 219         dramsize = *(vu_long *)MPC5XXX_SDRAM_CS0CFG & 0xFF;
 220         if (dramsize >= 0x13) {
 221                 dramsize = (1 << (dramsize - 0x13)) << 20;
 222         } else {
 223                 dramsize = 0;
 224         }
 225
 226         /* retrieve size of memory connected to SDRAM CS1 */
 227         dramsize2 = *(vu_long *)MPC5XXX_SDRAM_CS1CFG & 0xFF;
 228         if (dramsize2 >= 0x13) {
 229                 dramsize2 = (1 << (dramsize2 - 0x13)) << 20;
 230         } else {
 231                 dramsize2 = 0;
 232         }
 233 #endif /* CONFIG_SYS_RAMBOOT */
 234
 235         /*
 236          * On MPC5200B we need to set the special configuration delay in the
 237          * DDR controller. Please refer to Freescale's AN3221 "MPC5200B SDRAM
 238          * Initialization and Configuration", 3.3.1 SDelay--MBAR + 0x0190:
 239          *
 240          * "The SDelay should be written to a value of 0x00000004. It is
 241          * required to account for changes caused by normal wafer processing
 242          * parameters."
 243          */
 244         svr = get_svr();
 245         pvr = get_pvr();
 246         if ((SVR_MJREV(svr) >= 2) &&
 247             (PVR_MAJ(pvr) == 1) && (PVR_MIN(pvr) == 4)) {
 248
 249                 *(vu_long *)MPC5XXX_SDRAM_SDELAY = 0x04;
 250                 __asm__ volatile ("sync");
 251         }
 252
 253 #if defined(CONFIG_TQM5200_B)
 254         return dramsize + dramsize2;
 255 #else
 256         return dramsize;
 257 #endif /* CONFIG_TQM5200_B */
 258 }
 259
 260 int checkboard (void)
 261 {
 262 #if defined(CONFIG_TQM5200S)
 263 # define MODULE_NAME    "TQM5200S"
 264 #else
 265 # define MODULE_NAME    "TQM5200"
 266 #endif
 267
 268 #if defined(CONFIG_STK52XX)
 269 # define CARRIER_NAME   "STK52xx"
 270 #elif defined(CONFIG_CAM5200)
 271 # define CARRIER_NAME   "CAM5200"
 272 #elif defined(CONFIG_FO300)
 273 # define CARRIER_NAME   "FO300"
 274 #elif defined(CONFIG_CHARON)
 275 # define CARRIER_NAME   "CHARON"
 276 #else
 277 # error "UNKNOWN"
 278 #endif
 279
 280         puts (  "Board: " MODULE_NAME " (TQ-Components GmbH)\n"
 281                 "       on a " CARRIER_NAME " carrier board\n");
 282
 283         return 0;
 284 }
 285
 286 #undef MODULE_NAME
 287 #undef CARRIER_NAME
 288
 289 void flash_preinit(void)
 290 {
 291         /*
 292          * Now, when we are in RAM, enable flash write
 293          * access for detection process.
 294          * Note that CS_BOOT cannot be cleared when
 295          * executing in flash.
 296          */
 297         *(vu_long *)MPC5XXX_BOOTCS_CFG &= ~0x1; /* clear RO */
 298 }
 299
 300
 301 #ifdef  CONFIG_PCI
 302 static struct pci_controller hose;
 303
 304 extern void pci_mpc5xxx_init(struct pci_controller *);
 305
 306 void pci_init_board(void)
 307 {
 308         pci_mpc5xxx_init(&hose);
 309 }
 310 #endif
 311
 312 #if defined(CONFIG_CMD_IDE) && defined(CONFIG_IDE_RESET)
 313
 314 #if defined (CONFIG_MINIFAP)
 315 #define SM501_POWER_MODE0_GATE          0x00000040UL
 316 #define SM501_POWER_MODE1_GATE          0x00000048UL
 317 #define POWER_MODE_GATE_GPIO_PWM_I2C    0x00000040UL
 318 #define SM501_GPIO_DATA_DIR_HIGH        0x0001000CUL
 319 #define SM501_GPIO_DATA_HIGH            0x00010004UL
 320 #define SM501_GPIO_51                   0x00080000UL
 321 #endif /* CONFIG MINIFAP */
 322
 323 void init_ide_reset (void)
 324 {
 325         debug ("init_ide_reset\n");
 326
 327 #if defined (CONFIG_MINIFAP)
 328         /* Configure GPIO_51 of the SM501 grafic controller as ATA reset */
 329
 330         /* enable GPIO control (in both power modes) */
 331         *(vu_long *) (SM501_MMIO_BASE+SM501_POWER_MODE0_GATE) |=
 332                 POWER_MODE_GATE_GPIO_PWM_I2C;
 333         *(vu_long *) (SM501_MMIO_BASE+SM501_POWER_MODE1_GATE) |=
 334                 POWER_MODE_GATE_GPIO_PWM_I2C;
 335         /* configure GPIO51 as output */
 336         *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_DIR_HIGH) |=
 337                 SM501_GPIO_51;
 338 #else
 339         /* Configure PSC1_4 as GPIO output for ATA reset */
 340         *(vu_long *) MPC5XXX_WU_GPIO_ENABLE |= GPIO_PSC1_4;
 341         *(vu_long *) MPC5XXX_WU_GPIO_DIR    |= GPIO_PSC1_4;
 342
 343         /* by default the ATA reset is de-asserted */
 344         *(vu_long *) MPC5XXX_WU_GPIO_DATA_O |=  GPIO_PSC1_4;
 345 #endif
 346 }
 347
 348 void ide_set_reset (int idereset)
 349 {
 350         debug ("ide_reset(%d)\n", idereset);
 351
 352 #if defined (CONFIG_MINIFAP)
 353         if (idereset) {
 354                 *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_HIGH) &=
 355                         ~SM501_GPIO_51;
 356         } else {
 357                 *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_HIGH) |=
 358                         SM501_GPIO_51;
 359         }
 360 #else
 361         if (idereset) {
 362                 *(vu_long *) MPC5XXX_WU_GPIO_DATA_O &= ~GPIO_PSC1_4;
 363         } else {
 364                 *(vu_long *) MPC5XXX_WU_GPIO_DATA_O |=  GPIO_PSC1_4;
 365         }
 366 #endif
 367 }
 368 #endif
 369
 370 #ifdef CONFIG_POST
 371 /*
 372  * Reads GPIO pin PSC6_3. A keypress is reported, if PSC6_3 is low. If PSC6_3
 373  * is left open, no keypress is detected.
 374  */
 375 int post_hotkeys_pressed(void)
 376 {
 377 #ifdef CONFIG_STK52XX
 378         struct mpc5xxx_gpio *gpio;
 379
 380         gpio = (struct mpc5xxx_gpio*) MPC5XXX_GPIO;
 381
 382         /*
 383          * Configure PSC6_0 through PSC6_3 as GPIO.
 384          */
 385         gpio->port_config &= ~(0x00700000);
 386
 387         /* Enable GPIO for GPIO_IRDA_1 (IR_USB_CLK pin) = PSC6_3 */
 388         gpio->simple_gpioe |= 0x20000000;
 389
 390         /* Configure GPIO_IRDA_1 as input */
 391         gpio->simple_ddr &= ~(0x20000000);
 392
 393         return ((gpio->simple_ival & 0x20000000) ? 0 : 1);
 394 #else
 395         return 0;
 396 #endif
 397 }
 398 #endif
 399
 400 #ifdef CONFIG_BOARD_EARLY_INIT_R
 401 int board_early_init_r (void)
 402 {
 403
 404         extern int usb_cpu_init(void);
 405
 406 #ifdef CONFIG_PS2MULT
 407         ps2mult_early_init();
 408 #endif /* CONFIG_PS2MULT */
 409
 410 #if defined(CONFIG_USB_OHCI_NEW) && defined(CONFIG_SYS_USB_OHCI_CPU_INIT)
 411         /* Low level USB init, required for proper kernel operation */
 412         usb_cpu_init();
 413 #endif
 414
 415         return (0);
 416 }
 417 #endif
 418
 419 #ifdef CONFIG_FO300
 420 int silent_boot (void)
 421 {
 422         vu_long timer3_status;
 423
 424         /* Configure GPT3 as GPIO input */
 425         *(vu_long *)MPC5XXX_GPT3_ENABLE = 0x00000004;
 426
 427         /* Read in TIMER_3 pin status */
 428         timer3_status = *(vu_long *)MPC5XXX_GPT3_STATUS;
 429
 430 #ifdef FO300_SILENT_CONSOLE_WHEN_S1_CLOSED
 431         /* Force silent console mode if S1 switch
 432          * is in closed position (TIMER_3 pin status is LOW). */
 433         if (MPC5XXX_GPT_GPIO_PIN(timer3_status) == 0)
 434                 return 1;
 435 #else
 436         /* Force silent console mode if S1 switch
 437          * is in open position (TIMER_3 pin status is HIGH). */
 438         if (MPC5XXX_GPT_GPIO_PIN(timer3_status) == 1)
 439                 return 1;
 440 #endif
 441
 442         return 0;
 443 }
 444
 445 int board_early_init_f (void)
 446 {
 447         if (silent_boot())
 448                 gd->flags |= GD_FLG_SILENT;
 449
 450         return 0;
 451 }
 452 #endif  /* CONFIG_FO300 */
 453
 454 #if defined(CONFIG_CHARON)
 455 #include <i2c.h>
 456 #include <asm/io.h>
 457
 458 /* The TFP410 registers */
 459 #define TFP410_REG_VEN_ID_L 0x00
 460 #define TFP410_REG_VEN_ID_H 0x01
 461 #define TFP410_REG_DEV_ID_L 0x02
 462 #define TFP410_REG_DEV_ID_H 0x03
 463 #define TFP410_REG_REV_ID 0x04
 464
 465 #define TFP410_REG_CTL_1_MODE 0x08
 466 #define TFP410_REG_CTL_2_MODE 0x09
 467 #define TFP410_REG_CTL_3_MODE 0x0A
 468
 469 #define TFP410_REG_CFG 0x0B
 470
 471 #define TFP410_REG_DE_DLY 0x32
 472 #define TFP410_REG_DE_CTL 0x33
 473 #define TFP410_REG_DE_TOP 0x34
 474 #define TFP410_REG_DE_CNT_L 0x36
 475 #define TFP410_REG_DE_CNT_H 0x37
 476 #define TFP410_REG_DE_LIN_L 0x38
 477 #define TFP410_REG_DE_LIN_H 0x39
 478
 479 #define TFP410_REG_H_RES_L 0x3A
 480 #define TFP410_REG_H_RES_H 0x3B
 481 #define TFP410_REG_V_RES_L 0x3C
 482 #define TFP410_REG_V_RES_H 0x3D
 483
 484 static int tfp410_read_reg(int reg, uchar *buf)
 485 {
 486         if (i2c_read(CONFIG_SYS_TFP410_ADDR, reg, 1, buf, 1) != 0) {
 487                 puts ("Error reading the chip.\n");
 488                 return 1;
 489         }
 490         return 0;
 491 }
 492
 493 static int tfp410_write_reg(int reg, uchar buf)
 494 {
 495         if (i2c_write(CONFIG_SYS_TFP410_ADDR, reg, 1, &buf, 1) != 0) {
 496                 puts ("Error writing the chip.\n");
 497                 return 1;
 498         }
 499         return 0;
 500 }
 501
 502 typedef struct _tfp410_config {
 503         int     reg;
 504         uchar   val;
 505 }TFP410_CONFIG;
 506
 507 static TFP410_CONFIG tfp410_configtbl[] = {
 508         {TFP410_REG_CTL_1_MODE, 0x37},
 509         {TFP410_REG_CTL_2_MODE, 0x20},
 510         {TFP410_REG_CTL_3_MODE, 0x80},
 511         {TFP410_REG_DE_DLY, 0x90},
 512         {TFP410_REG_DE_CTL, 0x00},
 513         {TFP410_REG_DE_TOP, 0x23},
 514         {TFP410_REG_DE_CNT_H, 0x02},
 515         {TFP410_REG_DE_CNT_L, 0x80},
 516         {TFP410_REG_DE_LIN_H, 0x01},
 517         {TFP410_REG_DE_LIN_L, 0xe0},
 518         {-1, 0},
 519 };
 520
 521 static int charon_last_stage_init(void)
 522 {
 523         volatile struct mpc5xxx_lpb *lpb =
 524                 (struct mpc5xxx_lpb *) MPC5XXX_LPB;
 525         int     oldbus = i2c_get_bus_num();
 526         uchar   buf;
 527         int     i = 0;
 528
 529         i2c_set_bus_num(CONFIG_SYS_TFP410_BUS);
 530
 531         /* check version */
 532         if (tfp410_read_reg(TFP410_REG_DEV_ID_H, &buf) != 0)
 533                 return -1;
 534         if (!(buf & 0x04))
 535                 return -1;
 536         if (tfp410_read_reg(TFP410_REG_DEV_ID_L, &buf) != 0)
 537                 return -1;
 538         if (!(buf & 0x10))
 539                 return -1;
 540         /* OK, now init the chip */
 541         while (tfp410_configtbl[i].reg != -1) {
 542                 int ret;
 543
 544                 ret = tfp410_write_reg(tfp410_configtbl[i].reg,
 545                                 tfp410_configtbl[i].val);
 546                 if (ret != 0)
 547                         return -1;
 548                 i++;
 549         }
 550         printf("TFP410 initialized.\n");
 551         i2c_set_bus_num(oldbus);
 552
 553         /* set deadcycle for cs3 to 0 */
 554         setbits_be32(&lpb->cs_deadcycle, 0xffffcfff);
 555         return 0;
 556 }
 557 #endif
 558
 559 int last_stage_init (void)
 560 {
 561         /*
 562          * auto scan for really existing devices and re-set chip select
 563          * configuration.
 564          */
 565         u16 save, tmp;
 566         int restore;
 567
 568         /*
 569          * Check for SRAM and SRAM size
 570          */
 571
 572         /* save original SRAM content  */
 573         save = *(volatile u16 *)CONFIG_SYS_CS2_START;
 574         restore = 1;
 575
 576         /* write test pattern to SRAM */
 577         *(volatile u16 *)CONFIG_SYS_CS2_START = 0xA5A5;
 578         __asm__ volatile ("sync");
 579         /*
 580          * Put a different pattern on the data lines: otherwise they may float
 581          * long enough to read back what we wrote.
 582          */
 583         tmp = *(volatile u16 *)CONFIG_SYS_FLASH_BASE;
 584         if (tmp == 0xA5A5)
 585                 puts ("!! possible error in SRAM detection\n");
 586
 587         if (*(volatile u16 *)CONFIG_SYS_CS2_START != 0xA5A5) {
 588                 /* no SRAM at all, disable cs */
 589                 *(vu_long *)MPC5XXX_ADDECR &= ~(1 << 18);
 590                 *(vu_long *)MPC5XXX_CS2_START = 0x0000FFFF;
 591                 *(vu_long *)MPC5XXX_CS2_STOP = 0x0000FFFF;
 592                 restore = 0;
 593                 __asm__ volatile ("sync");
 594         } else if (*(volatile u16 *)(CONFIG_SYS_CS2_START + (1<<19)) == 0xA5A5) {
 595                 /* make sure that we access a mirrored address */
 596                 *(volatile u16 *)CONFIG_SYS_CS2_START = 0x1111;
 597                 __asm__ volatile ("sync");
 598                 if (*(volatile u16 *)(CONFIG_SYS_CS2_START + (1<<19)) == 0x1111) {
 599                         /* SRAM size = 512 kByte */
 600                         *(vu_long *)MPC5XXX_CS2_STOP = STOP_REG(CONFIG_SYS_CS2_START,
 601                                                                 0x80000);
 602                         __asm__ volatile ("sync");
 603                         puts ("SRAM:  512 kB\n");
 604                 }
 605                 else
 606                         puts ("!! possible error in SRAM detection\n");
 607         } else {
 608                 puts ("SRAM:  1 MB\n");
 609         }
 610         /* restore origianl SRAM content  */
 611         if (restore) {
 612                 *(volatile u16 *)CONFIG_SYS_CS2_START = save;
 613                 __asm__ volatile ("sync");
 614         }
 615
 616 #ifndef CONFIG_TQM5200S /* The TQM5200S has no SM501 grafic controller */
 617         /*
 618          * Check for Grafic Controller
 619          */
 620
 621         /* save origianl FB content  */
 622         save = *(volatile u16 *)CONFIG_SYS_CS1_START;
 623         restore = 1;
 624
 625         /* write test pattern to FB memory */
 626         *(volatile u16 *)CONFIG_SYS_CS1_START = 0xA5A5;
 627         __asm__ volatile ("sync");
 628         /*
 629          * Put a different pattern on the data lines: otherwise they may float
 630          * long enough to read back what we wrote.
 631          */
 632         tmp = *(volatile u16 *)CONFIG_SYS_FLASH_BASE;
 633         if (tmp == 0xA5A5)
 634                 puts ("!! possible error in grafic controller detection\n");
 635
 636         if (*(volatile u16 *)CONFIG_SYS_CS1_START != 0xA5A5) {
 637                 /* no grafic controller at all, disable cs */
 638                 *(vu_long *)MPC5XXX_ADDECR &= ~(1 << 17);
 639                 *(vu_long *)MPC5XXX_CS1_START = 0x0000FFFF;
 640                 *(vu_long *)MPC5XXX_CS1_STOP = 0x0000FFFF;
 641                 restore = 0;
 642                 __asm__ volatile ("sync");
 643         } else {
 644                 puts ("VGA:   SMI501 (Voyager) with 8 MB\n");
 645         }
 646         /* restore origianl FB content  */
 647         if (restore) {
 648                 *(volatile u16 *)CONFIG_SYS_CS1_START = save;
 649                 __asm__ volatile ("sync");
 650         }
 651
 652 #ifdef CONFIG_FO300
 653         if (silent_boot()) {
 654                 setenv("bootdelay", "0");
 655                 disable_ctrlc(1);
 656         }
 657 #endif
 658 #endif /* !CONFIG_TQM5200S */
 659
 660 #if defined(CONFIG_CHARON)
 661         charon_last_stage_init();
 662 #endif
 663         return 0;
 664 }
 665
 666 #ifdef CONFIG_VIDEO_SM501
 667
 668 #ifdef CONFIG_FO300
 669 #define DISPLAY_WIDTH   800
 670 #else
 671 #define DISPLAY_WIDTH   640
 672 #endif
 673 #define DISPLAY_HEIGHT  480
 674
 675 #ifdef CONFIG_VIDEO_SM501_8BPP
 676 #error CONFIG_VIDEO_SM501_8BPP not supported.
 677 #endif /* CONFIG_VIDEO_SM501_8BPP */
 678
 679 #ifdef CONFIG_VIDEO_SM501_16BPP
 680 #error CONFIG_VIDEO_SM501_16BPP not supported.
 681 #endif /* CONFIG_VIDEO_SM501_16BPP */
 682 #ifdef CONFIG_VIDEO_SM501_32BPP
 683 static const SMI_REGS init_regs [] =
 684 {
 685 #if 0 /* CRT only */
 686         {0x00004, 0x0},
 687         {0x00048, 0x00021807},
 688         {0x0004C, 0x10090a01},
 689         {0x00054, 0x1},
 690         {0x00040, 0x00021807},
 691         {0x00044, 0x10090a01},
 692         {0x00054, 0x0},
 693         {0x80200, 0x00010000},
 694         {0x80204, 0x0},
 695         {0x80208, 0x0A000A00},
 696         {0x8020C, 0x02fa027f},
 697         {0x80210, 0x004a028b},
 698         {0x80214, 0x020c01df},
 699         {0x80218, 0x000201e9},
 700         {0x80200, 0x00013306},
 701 #else  /* panel + CRT */
 702 #ifdef CONFIG_FO300
 703         {0x00004, 0x0},
 704         {0x00048, 0x00021807},
 705         {0x0004C, 0x301a0a01},
 706         {0x00054, 0x1},
 707         {0x00040, 0x00021807},
 708         {0x00044, 0x091a0a01},
 709         {0x00054, 0x0},
 710         {0x80000, 0x0f013106},
 711         {0x80004, 0xc428bb17},
 712         {0x8000C, 0x00000000},
 713         {0x80010, 0x0C800C80},
 714         {0x80014, 0x03200000},
 715         {0x80018, 0x01e00000},
 716         {0x8001C, 0x00000000},
 717         {0x80020, 0x01e00320},
 718         {0x80024, 0x042a031f},
 719         {0x80028, 0x0086034a},
 720         {0x8002C, 0x020c01df},
 721         {0x80030, 0x000201ea},
 722         {0x80200, 0x00010000},
 723 #else
 724         {0x00004, 0x0},
 725         {0x00048, 0x00021807},
 726         {0x0004C, 0x091a0a01},
 727         {0x00054, 0x1},
 728         {0x00040, 0x00021807},
 729         {0x00044, 0x091a0a01},
 730         {0x00054, 0x0},
 731         {0x80000, 0x0f013106},
 732         {0x80004, 0xc428bb17},
 733         {0x8000C, 0x00000000},
 734         {0x80010, 0x0a000a00},
 735         {0x80014, 0x02800000},
 736         {0x80018, 0x01e00000},
 737         {0x8001C, 0x00000000},
 738         {0x80020, 0x01e00280},
 739         {0x80024, 0x02fa027f},
 740         {0x80028, 0x004a028b},
 741         {0x8002C, 0x020c01df},
 742         {0x80030, 0x000201e9},
 743         {0x80200, 0x00010000},
 744 #endif /* #ifdef CONFIG_FO300 */
 745 #endif
 746         {0, 0}
 747 };
 748 #endif /* CONFIG_VIDEO_SM501_32BPP */
 749
 750 #ifdef CONFIG_CONSOLE_EXTRA_INFO
 751 /*
 752  * Return text to be printed besides the logo.
 753  */
 754 void video_get_info_str (int line_number, char *info)
 755 {
 756         if (line_number == 1) {
 757         strcpy (info, " Board: TQM5200 (TQ-Components GmbH)");
 758 #if defined (CONFIG_CHARON) || defined (CONFIG_FO300) || \
 759         defined(CONFIG_STK52XX)
 760         } else if (line_number == 2) {
 761 #if defined (CONFIG_CHARON)
 762                 strcpy (info, "        on a CHARON carrier board");
 763 #endif
 764 #if defined (CONFIG_STK52XX)
 765                 strcpy (info, "        on a STK52xx carrier board");
 766 #endif
 767 #if defined (CONFIG_FO300)
 768                 strcpy (info, "        on a FO300 carrier board");
 769 #endif
 770 #endif
 771         }
 772         else {
 773                 info [0] = '\0';
 774         }
 775 }
 776 #endif
 777
 778 /*
 779  * Returns SM501 register base address. First thing called in the
 780  * driver. Checks if SM501 is physically present.
 781  */
 782 unsigned int board_video_init (void)
 783 {
 784         u16 save, tmp;
 785         int restore, ret;
 786
 787         /*
 788          * Check for Grafic Controller
 789          */
 790
 791         /* save origianl FB content  */
 792         save = *(volatile u16 *)CONFIG_SYS_CS1_START;
 793         restore = 1;
 794
 795         /* write test pattern to FB memory */
 796         *(volatile u16 *)CONFIG_SYS_CS1_START = 0xA5A5;
 797         __asm__ volatile ("sync");
 798         /*
 799          * Put a different pattern on the data lines: otherwise they may float
 800          * long enough to read back what we wrote.
 801          */
 802         tmp = *(volatile u16 *)CONFIG_SYS_FLASH_BASE;
 803         if (tmp == 0xA5A5)
 804                 puts ("!! possible error in grafic controller detection\n");
 805
 806         if (*(volatile u16 *)CONFIG_SYS_CS1_START != 0xA5A5) {
 807                 /* no grafic controller found */
 808                 restore = 0;
 809                 ret = 0;
 810         } else {
 811                 ret = SM501_MMIO_BASE;
 812         }
 813
 814         if (restore) {
 815                 *(volatile u16 *)CONFIG_SYS_CS1_START = save;
 816                 __asm__ volatile ("sync");
 817         }
 818         return ret;
 819 }
 820
 821 /*
 822  * Returns SM501 framebuffer address
 823  */
 824 unsigned int board_video_get_fb (void)
 825 {
 826         return SM501_FB_BASE;
 827 }
 828
 829 /*
 830  * Called after initializing the SM501 and before clearing the screen.
 831  */
 832 void board_validate_screen (unsigned int base)
 833 {
 834 }
 835
 836 /*
 837  * Return a pointer to the initialization sequence.
 838  */
 839 const SMI_REGS *board_get_regs (void)
 840 {
 841         return init_regs;
 842 }
 843
 844 int board_get_width (void)
 845 {
 846         return DISPLAY_WIDTH;
 847 }
 848
 849 int board_get_height (void)
 850 {
 851         return DISPLAY_HEIGHT;
 852 }
 853
 854 #endif /* CONFIG_VIDEO_SM501 */
 855
 856 #if defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP)
 857 int ft_board_setup(void *blob, bd_t *bd)
 858 {
 859         ft_cpu_setup(blob, bd);
 860 #if defined(CONFIG_VIDEO)
 861         fdt_add_edid(blob, "smi,sm501", edid_buf);
 862 #endif
 863
 864         return 0;
 865 }
 866 #endif /* defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP) */
 867
 868 #if defined(CONFIG_RESET_PHY_R)
 869 #include <miiphy.h>
 870
 871 void reset_phy(void)
 872 {
 873         /* init Micrel KSZ8993 PHY */
 874         miiphy_write("FEC", CONFIG_PHY_ADDR, 0x01, 0x09);
 875 }
 876 #endif
 877
 878 int board_eth_init(bd_t *bis)
 879 {
 880         cpu_eth_init(bis); /* Built in FEC comes first */
 881         return pci_eth_init(bis);
 882 }