git.sur5r.net Git - u-boot/blob - board/xpedite1k/xpedite1k.c

   1 /*
   2  * Copyright (C) 2003 Travis B. Sawyer <travis.sawyer@sandburst.com>
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <asm/processor.h>
  25 #include <spd_sdram.h>
  26 #include <i2c.h>
  27 #include <net.h>
  28
  29 DECLARE_GLOBAL_DATA_PTR;
  30
  31 int board_early_init_f(void)
  32 {
  33         unsigned long sdrreg;
  34
  35         /* TBS: Setup the GPIO access for the user LEDs */
  36         mfsdr(sdr_pfc0, sdrreg);
  37         mtsdr(sdr_pfc0, (sdrreg & ~0x00000100) | 0x00000E00);
  38         out32(CONFIG_SYS_GPIO_BASE + 0x018, (USR_LED0 | USR_LED1 | USR_LED2 | USR_LED3));
  39         LED0_OFF();
  40         LED1_OFF();
  41         LED2_OFF();
  42         LED3_OFF();
  43
  44         /* Setup the external bus controller/chip selects */
  45         mtebc(pb0ap, 0x04055200);       /* 16MB Strata FLASH */
  46         mtebc(pb0cr, 0xff098000);       /* BAS=0xff0 16MB R/W 8-bit */
  47         mtebc(pb1ap, 0x04055200);       /* 512KB Socketed AMD FLASH */
  48         mtebc(pb1cr, 0xfe018000);       /* BAS=0xfe0 1MB R/W 8-bit */
  49
  50         /*
  51          * Setup the interrupt controller polarities, triggers, etc.
  52          *
  53          * Because of the interrupt handling rework to handle 440GX interrupts
  54          * with the common code, we needed to change names of the UIC registers.
  55          * Here the new relationship:
  56          *
  57          * U-Boot name  440GX name
  58          * -----------------------
  59          * UIC0         UICB0
  60          * UIC1         UIC0
  61          * UIC2         UIC1
  62          * UIC3         UIC2
  63          */
  64         mtdcr(uic1sr, 0xffffffff);      /* clear all */
  65         mtdcr(uic1er, 0x00000000);      /* disable all */
  66         mtdcr(uic1cr, 0x00000003);      /* SMI & UIC1 crit are critical */
  67         mtdcr(uic1pr, 0xfffffe00);      /* per ref-board manual */
  68         mtdcr(uic1tr, 0x01c00000);      /* per ref-board manual */
  69         mtdcr(uic1vr, 0x00000001);      /* int31 highest, base=0x000 */
  70         mtdcr(uic1sr, 0xffffffff);      /* clear all */
  71
  72         mtdcr(uic2sr, 0xffffffff);      /* clear all */
  73         mtdcr(uic2er, 0x00000000);      /* disable all */
  74         mtdcr(uic2cr, 0x00000000);      /* all non-critical */
  75         mtdcr(uic2pr, 0xffffc0ff);      /* per ref-board manual */
  76         mtdcr(uic2tr, 0x00ff8000);      /* per ref-board manual */
  77         mtdcr(uic2vr, 0x00000001);      /* int31 highest, base=0x000 */
  78         mtdcr(uic2sr, 0xffffffff);      /* clear all */
  79
  80         mtdcr(uic3sr, 0xffffffff);      /* clear all */
  81         mtdcr(uic3er, 0x00000000);      /* disable all */
  82         mtdcr(uic3cr, 0x00000000);      /* all non-critical */
  83         mtdcr(uic3pr, 0xffffffff);      /* per ref-board manual */
  84         mtdcr(uic3tr, 0x00ff8c0f);      /* per ref-board manual */
  85         mtdcr(uic3vr, 0x00000001);      /* int31 highest, base=0x000 */
  86         mtdcr(uic3sr, 0xffffffff);      /* clear all */
  87
  88         mtdcr(uic0sr, 0xfc000000);      /* clear all */
  89         mtdcr(uic0er, 0x00000000);      /* disable all */
  90         mtdcr(uic0cr, 0x00000000);      /* all non-critical */
  91         mtdcr(uic0pr, 0xfc000000);      /* */
  92         mtdcr(uic0tr, 0x00000000);      /* */
  93         mtdcr(uic0vr, 0x00000001);      /* */
  94
  95         LED0_ON();
  96
  97         return 0;
  98 }
  99
 100 int checkboard(void)
 101 {
 102         printf("Board: XES XPedite1000 440GX\n");
 103
 104         return 0;
 105 }
 106
 107 phys_size_t initdram(int board_type)
 108 {
 109         return spd_sdram();
 110 }
 111
 112 /*
 113  * This routine is called just prior to registering the hose and gives
 114  * the board the opportunity to check things. Returning a value of zero
 115  * indicates that things are bad & PCI initialization should be aborted.
 116  *
 117  * Different boards may wish to customize the pci controller structure
 118  * (add regions, override default access routines, etc) or perform
 119  * certain pre-initialization actions.
 120  */
 121
 122 #if defined(CONFIG_PCI)
 123 int pci_pre_init(struct pci_controller * hose)
 124 {
 125         unsigned long strap;
 126
 127         /* See if we're supposed to setup the pci */
 128         mfsdr(sdr_sdstp1, strap);
 129         if ((strap & 0x00010000) == 0)
 130                 return 0;
 131
 132 #if defined(CONFIG_SYS_PCI_FORCE_PCI_CONV)
 133         /* Setup System Device Register PCIX0_XCR */
 134         mfsdr(sdr_xcr, strap);
 135         strap &= 0x0f000000;
 136         mtsdr(sdr_xcr, strap);
 137 #endif
 138
 139         return 1;
 140 }
 141 #endif /* defined(CONFIG_PCI) */
 142
 143 #if defined(CONFIG_PCI) && defined(CONFIG_SYS_PCI_TARGET_INIT)
 144 /*
 145  * The bootstrap configuration provides default settings for the pci
 146  * inbound map (PIM). But the bootstrap config choices are limited and
 147  * may not be sufficient for a given board.
 148  */
 149 void pci_target_init(struct pci_controller * hose)
 150 {
 151         /* Disable everything */
 152         out32r(PCIX0_PIM0SA, 0);
 153         out32r(PCIX0_PIM1SA, 0);
 154         out32r(PCIX0_PIM2SA, 0);
 155         out32r(PCIX0_EROMBA, 0); /* disable expansion rom */
 156
 157         /*
 158          * Map all of SDRAM to PCI address 0x0000_0000. Note that the 440 strapping
 159          * options to not support sizes such as 128/256 MB.
 160          */
 161         out32r(PCIX0_PIM0LAL, CONFIG_SYS_SDRAM_BASE);
 162         out32r(PCIX0_PIM0LAH, 0);
 163         out32r(PCIX0_PIM0SA, ~(gd->ram_size - 1) | 1);
 164
 165         out32r(PCIX0_BAR0, 0);
 166
 167         /* Program the board's subsystem id/vendor id */
 168         out16r(PCIX0_SBSYSVID, CONFIG_SYS_PCI_SUBSYS_VENDORID);
 169         out16r(PCIX0_SBSYSID, CONFIG_SYS_PCI_SUBSYS_DEVICEID);
 170
 171         out16r(PCIX0_CMD, in16r(PCIX0_CMD) | PCI_COMMAND_MEMORY);
 172 }
 173 #endif /* defined(CONFIG_PCI) && defined(CONFIG_SYS_PCI_TARGET_INIT) */
 174
 175 #if defined(CONFIG_PCI)
 176 /*
 177  * This routine is called to determine if a pci scan should be
 178  * performed. With various hardware environments (especially cPCI and
 179  * PPMC) it's insufficient to depend on the state of the arbiter enable
 180  * bit in the strap register, or generic host/adapter assumptions.
 181  *
 182  * Rather than hard-code a bad assumption in the general 440 code, the
 183  * 440 pci code requires the board to decide at runtime.
 184  *
 185  * Return 0 for adapter mode, non-zero for host (monarch) mode.
 186  */
 187 int is_pci_host(struct pci_controller *hose)
 188 {
 189         return ((in32(CONFIG_SYS_GPIO_BASE + 0x1C) & 0x00000800) == 0);
 190 }
 191 #endif /* defined(CONFIG_PCI) */
 192
 193 #ifdef CONFIG_POST
 194 /*
 195  * Returns 1 if keys pressed to start the power-on long-running tests
 196  * Called from board_init_f().
 197  */
 198 int post_hotkeys_pressed(void)
 199 {
 200         return ctrlc();
 201 }
 202
 203 void post_word_store(ulong a)
 204 {
 205         volatile ulong *save_addr =
 206                 (volatile ulong *)(CONFIG_SYS_POST_WORD_ADDR);
 207
 208         *save_addr = a;
 209 }
 210
 211 ulong post_word_load(void)
 212 {
 213         volatile ulong *save_addr =
 214                 (volatile ulong *)(CONFIG_SYS_POST_WORD_ADDR);
 215
 216         return *save_addr;
 217 }
 218 #endif