git.sur5r.net Git - u-boot/blob - board/xpedite1k/xpedite1k.c

   1 /*
   2  *  Copyright (C) 2003 Travis B. Sawyer  <travis.sawyer@sandburst.com>
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23
  24 #include <common.h>
  25 #include <asm/processor.h>
  26 #include <spd_sdram.h>
  27 #include <i2c.h>
  28
  29 #define BOOT_SMALL_FLASH        32      /* 00100000 */
  30 #define FLASH_ONBD_N            2       /* 00000010 */
  31 #define FLASH_SRAM_SEL          1       /* 00000001 */
  32
  33 long int fixed_sdram (void);
  34
  35 int board_early_init_f(void)
  36 {
  37         unsigned long sdrreg;
  38         /* TBS:  Setup the GPIO access for the user LEDs */
  39         mfsdr(sdr_pfc0, sdrreg);
  40         mtsdr(sdr_pfc0, (sdrreg & ~0x00000100) | 0x00000E00);
  41         out32(CFG_GPIO_BASE + 0x018, (USR_LED0 | USR_LED1 | USR_LED2 | USR_LED3));
  42         LED0_OFF();
  43         LED1_OFF();
  44         LED2_OFF();
  45         LED3_OFF();
  46
  47         /*--------------------------------------------------------------------
  48          * Setup the external bus controller/chip selects
  49          *-------------------------------------------------------------------*/
  50
  51         /* set the bus controller */
  52         mtebc (pb0ap, 0x04055200);      /* FLASH/SRAM */
  53         mtebc (pb0cr, 0xfff18000);      /* BAS=0xfff 1MB R/W 8-bit */
  54         mtebc (pb1ap, 0x04055200);      /* FLASH/SRAM */
  55         mtebc (pb1cr, 0xfe098000);      /* BAS=0xff8 16MB R/W 8-bit */
  56
  57         /*--------------------------------------------------------------------
  58          * Setup the interrupt controller polarities, triggers, etc.
  59          *-------------------------------------------------------------------*/
  60         mtdcr (uic0sr, 0xffffffff);     /* clear all */
  61         mtdcr (uic0er, 0x00000000);     /* disable all */
  62         mtdcr (uic0cr, 0x00000003);     /* SMI & UIC1 crit are critical */
  63         mtdcr (uic0pr, 0xfffffe00);     /* per ref-board manual */
  64         mtdcr (uic0tr, 0x01c00000);     /* per ref-board manual */
  65         mtdcr (uic0vr, 0x00000001);     /* int31 highest, base=0x000 */
  66         mtdcr (uic0sr, 0xffffffff);     /* clear all */
  67
  68         mtdcr (uic1sr, 0xffffffff);     /* clear all */
  69         mtdcr (uic1er, 0x00000000);     /* disable all */
  70         mtdcr (uic1cr, 0x00000000);     /* all non-critical */
  71         mtdcr (uic1pr, 0xffffc0ff);     /* per ref-board manual */
  72         mtdcr (uic1tr, 0x00ff8000);     /* per ref-board manual */
  73         mtdcr (uic1vr, 0x00000001);     /* int31 highest, base=0x000 */
  74         mtdcr (uic1sr, 0xffffffff);     /* clear all */
  75
  76         mtdcr (uic2sr, 0xffffffff);     /* clear all */
  77         mtdcr (uic2er, 0x00000000);     /* disable all */
  78         mtdcr (uic2cr, 0x00000000);     /* all non-critical */
  79         mtdcr (uic2pr, 0xffffffff);     /* per ref-board manual */
  80         mtdcr (uic2tr, 0x00ff8c0f);     /* per ref-board manual */
  81         mtdcr (uic2vr, 0x00000001);     /* int31 highest, base=0x000 */
  82         mtdcr (uic2sr, 0xffffffff);     /* clear all */
  83
  84         mtdcr (uicb0sr, 0xfc000000); /* clear all */
  85         mtdcr (uicb0er, 0x00000000); /* disable all */
  86         mtdcr (uicb0cr, 0x00000000); /* all non-critical */
  87         mtdcr (uicb0pr, 0xfc000000); /* */
  88         mtdcr (uicb0tr, 0x00000000); /* */
  89         mtdcr (uicb0vr, 0x00000001); /* */
  90
  91         LED0_ON();
  92
  93
  94         return 0;
  95 }
  96
  97 int checkboard (void)
  98 {
  99         sys_info_t sysinfo;
 100         get_sys_info (&sysinfo);
 101
 102         printf ("Board: XES XPedite1000 440GX\n");
 103         printf ("\tVCO: %lu MHz\n", sysinfo.freqVCOMhz / 1000000);
 104         printf ("\tCPU: %lu MHz\n", sysinfo.freqProcessor / 1000000);
 105         printf ("\tPLB: %lu MHz\n", sysinfo.freqPLB / 1000000);
 106         printf ("\tOPB: %lu MHz\n", sysinfo.freqOPB / 1000000);
 107         printf ("\tEPB: %lu MHz\n", sysinfo.freqEPB / 1000000);
 108
 109         return (0);
 110 }
 111
 112
 113 long int initdram (int board_type)
 114 {
 115         long dram_size = 0;
 116
 117 #if defined(CONFIG_SPD_EEPROM)
 118         dram_size = spd_sdram (0);
 119 #else
 120         dram_size = fixed_sdram ();
 121 #endif
 122         return dram_size;
 123 }
 124
 125
 126 #if defined(CFG_DRAM_TEST)
 127 int testdram (void)
 128 {
 129         uint *pstart = (uint *) 0x00000000;
 130         uint *pend = (uint *) 0x08000000;
 131         uint *p;
 132
 133         for (p = pstart; p < pend; p++)
 134                 *p = 0xaaaaaaaa;
 135
 136         for (p = pstart; p < pend; p++) {
 137                 if (*p != 0xaaaaaaaa) {
 138                         printf ("SDRAM test fails at: %08x\n", (uint) p);
 139                         return 1;
 140                 }
 141         }
 142
 143         for (p = pstart; p < pend; p++)
 144                 *p = 0x55555555;
 145
 146         for (p = pstart; p < pend; p++) {
 147                 if (*p != 0x55555555) {
 148                         printf ("SDRAM test fails at: %08x\n", (uint) p);
 149                         return 1;
 150                 }
 151         }
 152         return 0;
 153 }
 154 #endif
 155
 156 #if !defined(CONFIG_SPD_EEPROM)
 157 /*************************************************************************
 158  *  fixed sdram init -- doesn't use serial presence detect.
 159  *
 160  *  Assumes:    128 MB, non-ECC, non-registered
 161  *              PLB @ 133 MHz
 162  *
 163  ************************************************************************/
 164 long int fixed_sdram (void)
 165 {
 166         uint reg;
 167
 168         /*--------------------------------------------------------------------
 169          * Setup some default
 170          *------------------------------------------------------------------*/
 171         mtsdram (mem_uabba, 0x00000000);        /* ubba=0 (default)             */
 172         mtsdram (mem_slio, 0x00000000);         /* rdre=0 wrre=0 rarw=0         */
 173         mtsdram (mem_devopt, 0x00000000);       /* dll=0 ds=0 (normal)          */
 174         mtsdram (mem_wddctr, 0x00000000);       /* wrcp=0 dcd=0                 */
 175         mtsdram (mem_clktr, 0x40000000);        /* clkp=1 (90 deg wr) dcdt=0    */
 176
 177         /*--------------------------------------------------------------------
 178          * Setup for board-specific specific mem
 179          *------------------------------------------------------------------*/
 180         /*
 181          * Following for CAS Latency = 2.5 @ 133 MHz PLB
 182          */
 183         mtsdram (mem_b0cr, 0x000a4001); /* SDBA=0x000 128MB, Mode 3, enabled */
 184         mtsdram (mem_tr0, 0x410a4012);  /* WR=2  WD=1 CL=2.5 PA=3 CP=4 LD=2 */
 185         /* RA=10 RD=3                       */
 186         mtsdram (mem_tr1, 0x8080082f);  /* SS=T2 SL=STAGE 3 CD=1 CT=0x02f   */
 187         mtsdram (mem_rtr, 0x08200000);  /* Rate 15.625 ns @ 133 MHz PLB     */
 188         mtsdram (mem_cfg1, 0x00000000); /* Self-refresh exit, disable PM    */
 189         udelay (400);                   /* Delay 200 usecs (min)            */
 190
 191         /*--------------------------------------------------------------------
 192          * Enable the controller, then wait for DCEN to complete
 193          *------------------------------------------------------------------*/
 194         mtsdram (mem_cfg0, 0x86000000); /* DCEN=1, PMUD=1, 64-bit           */
 195         for (;;) {
 196                 mfsdram (mem_mcsts, reg);
 197                 if (reg & 0x80000000)
 198                         break;
 199         }
 200
 201         return (128 * 1024 * 1024);     /* 128 MB                           */
 202 }
 203 #endif  /* !defined(CONFIG_SPD_EEPROM) */
 204
 205
 206 /*************************************************************************
 207  *  pci_pre_init
 208  *
 209  *  This routine is called just prior to registering the hose and gives
 210  *  the board the opportunity to check things. Returning a value of zero
 211  *  indicates that things are bad & PCI initialization should be aborted.
 212  *
 213  *      Different boards may wish to customize the pci controller structure
 214  *      (add regions, override default access routines, etc) or perform
 215  *      certain pre-initialization actions.
 216  *
 217  ************************************************************************/
 218 #if defined(CONFIG_PCI) && defined(CFG_PCI_PRE_INIT)
 219 int pci_pre_init(struct pci_controller * hose )
 220 {
 221         unsigned long strap;
 222         /* See if we're supposed to setup the pci */
 223         mfsdr(sdr_sdstp1, strap);
 224         if ((strap & 0x00010000) == 0) {
 225                 return (0);
 226         }
 227
 228 #if defined(CFG_PCI_FORCE_PCI_CONV)
 229         /* Setup System Device Register PCIX0_XCR */
 230         mfsdr(sdr_xcr, strap);
 231         strap &= 0x0f000000;
 232         mtsdr(sdr_xcr, strap);
 233 #endif
 234         return 1;
 235 }
 236 #endif /* defined(CONFIG_PCI) && defined(CFG_PCI_PRE_INIT) */
 237
 238 /*************************************************************************
 239  *  pci_target_init
 240  *
 241  *      The bootstrap configuration provides default settings for the pci
 242  *      inbound map (PIM). But the bootstrap config choices are limited and
 243  *      may not be sufficient for a given board.
 244  *
 245  ************************************************************************/
 246 #if defined(CONFIG_PCI) && defined(CFG_PCI_TARGET_INIT)
 247 void pci_target_init(struct pci_controller * hose )
 248 {
 249         DECLARE_GLOBAL_DATA_PTR;
 250
 251         /*--------------------------------------------------------------------------+
 252          * Disable everything
 253          *--------------------------------------------------------------------------*/
 254         out32r( PCIX0_PIM0SA, 0 ); /* disable */
 255         out32r( PCIX0_PIM1SA, 0 ); /* disable */
 256         out32r( PCIX0_PIM2SA, 0 ); /* disable */
 257         out32r( PCIX0_EROMBA, 0 ); /* disable expansion rom */
 258
 259         /*--------------------------------------------------------------------------+
 260          * Map all of SDRAM to PCI address 0x0000_0000. Note that the 440 strapping
 261          * options to not support sizes such as 128/256 MB.
 262          *--------------------------------------------------------------------------*/
 263         out32r( PCIX0_PIM0LAL, CFG_SDRAM_BASE );
 264         out32r( PCIX0_PIM0LAH, 0 );
 265         out32r( PCIX0_PIM0SA, ~(gd->ram_size - 1) | 1 );
 266
 267         out32r( PCIX0_BAR0, 0 );
 268
 269         /*--------------------------------------------------------------------------+
 270          * Program the board's subsystem id/vendor id
 271          *--------------------------------------------------------------------------*/
 272         out16r( PCIX0_SBSYSVID, CFG_PCI_SUBSYS_VENDORID );
 273         out16r( PCIX0_SBSYSID, CFG_PCI_SUBSYS_DEVICEID );
 274
 275         out16r( PCIX0_CMD, in16r(PCIX0_CMD) | PCI_COMMAND_MEMORY );
 276 }
 277 #endif /* defined(CONFIG_PCI) && defined(CFG_PCI_TARGET_INIT) */
 278
 279
 280 /*************************************************************************
 281  *  is_pci_host
 282  *
 283  *      This routine is called to determine if a pci scan should be
 284  *      performed. With various hardware environments (especially cPCI and
 285  *      PPMC) it's insufficient to depend on the state of the arbiter enable
 286  *      bit in the strap register, or generic host/adapter assumptions.
 287  *
 288  *      Rather than hard-code a bad assumption in the general 440 code, the
 289  *      440 pci code requires the board to decide at runtime.
 290  *
 291  *      Return 0 for adapter mode, non-zero for host (monarch) mode.
 292  *
 293  *
 294  ************************************************************************/
 295 #if defined(CONFIG_PCI)
 296 int is_pci_host(struct pci_controller *hose)
 297 {
 298         return ((in32(CFG_GPIO_BASE + 0x1C) & 0x00000800) == 0);
 299 }
 300 #endif /* defined(CONFIG_PCI) */
 301
 302 #ifdef CONFIG_POST
 303 /*
 304  * Returns 1 if keys pressed to start the power-on long-running tests
 305  * Called from board_init_f().
 306  */
 307 int post_hotkeys_pressed(void)
 308 {
 309
 310         return (ctrlc());
 311 }
 312
 313 void post_word_store (ulong a)
 314 {
 315         volatile ulong *save_addr =
 316                 (volatile ulong *)(CFG_POST_WORD_ADDR);
 317
 318         *save_addr = a;
 319 }
 320
 321 ulong post_word_load (void)
 322 {
 323         volatile ulong *save_addr =
 324                 (volatile ulong *)(CFG_POST_WORD_ADDR);
 325
 326         return *save_addr;
 327 }
 328 #endif
 329
 330 /*-----------------------------------------------------------------------------
 331  * board_get_enetaddr -- Read the MAC Addresses in the I2C EEPROM
 332  *-----------------------------------------------------------------------------
 333  */
 334 static int enetaddr_num = 0;
 335 void board_get_enetaddr (uchar * enet)
 336 {
 337         int i;
 338         unsigned char buff[0x100], *cp;
 339
 340         /* Initialize I2C                                       */
 341         i2c_init (CFG_I2C_SPEED, CFG_I2C_SLAVE);
 342
 343         /* Read 256 bytes in EEPROM                             */
 344         i2c_read (0x50, 0, 1, buff, 0x100);
 345
 346         if (enetaddr_num == 0) {
 347                 cp = &buff[0xF4];
 348                 enetaddr_num = 1;
 349         }
 350         else
 351                 cp = &buff[0xFA];
 352
 353         for (i = 0; i < 6; i++,cp++)
 354                 enet[i] = *cp;
 355
 356         printf ("MAC address = %02x:%02x:%02x:%02x:%02x:%02x\n",
 357                 enet[0], enet[1], enet[2], enet[3], enet[4], enet[5]);
 358
 359 }