]> git.sur5r.net Git - cc65/blob - cfg/sim6502.cfg
some more fiddling
[cc65] / cfg / sim6502.cfg
1 SYMBOLS {
2     __EXEHDR__:    type = import;
3     __STACKSIZE__: type = weak, value = $0800; # 2k stack
4 }
5 MEMORY {
6     ZP:       file = "",               start = $0000, size = $001A;
7     HEADER:   file = %O,               start = $0000, size = $0001;
8     RAM:      file = %O, define = yes, start = $0200, size = $FDF0 - __STACKSIZE__;
9 }
10 SEGMENTS {
11     EXEHDR:   load = HEADER,   type = ro;
12     STARTUP:  load = RAM,      type = ro;
13     LOWCODE:  load = RAM,      type = ro,                optional = yes;
14     INIT:     load = RAM,      type = ro,  define = yes, optional = yes;
15     CODE:     load = RAM,      type = ro;
16     RODATA:   load = RAM,      type = ro;
17     DATA:     load = RAM,      type = rw;
18     BSS:      load = RAM,      type = bss, define = yes;
19     ZEROPAGE: load = ZP,       type = zp;
20 }
21 FEATURES {
22     CONDES: type    = constructor,
23             label   = __CONSTRUCTOR_TABLE__,
24             count   = __CONSTRUCTOR_COUNT__,
25             segment = INIT;
26     CONDES: type    = destructor,
27             label   = __DESTRUCTOR_TABLE__,
28             count   = __DESTRUCTOR_COUNT__,
29             segment = RODATA;
30     CONDES: type    = interruptor,
31             label   = __INTERRUPTOR_TABLE__,
32             count   = __INTERRUPTOR_COUNT__,
33             segment = RODATA,
34             import  = __CALLIRQ__;
35 }