]> git.sur5r.net Git - u-boot/blob - cpu/bf533/traps.c
[Blackfin]PATCH-1/2]: Remove obsolete blackfin port and add bf533 platform support
[u-boot] / cpu / bf533 / traps.c
1 /*
2  * U-boot - traps.c Routines related to interrupts and exceptions
3  *
4  * Copyright (c) 2005 blackfin.uclinux.org
5  *
6  * This file is based on
7  * No original Copyright holder listed,
8  * Probabily original (C) Roman Zippel (assigned DJD, 1999)
9  *
10  * Copyright 2003 Metrowerks - for Blackfin
11  * Copyright 2000-2001 Lineo, Inc. D. Jeff Dionne <jeff@lineo.ca>
12  * Copyright 1999-2000 D. Jeff Dionne, <jeff@uclinux.org>
13  *
14  * (C) Copyright 2000-2004
15  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
16  *
17  * See file CREDITS for list of people who contributed to this
18  * project.
19  *
20  * This program is free software; you can redistribute it and/or
21  * modify it under the terms of the GNU General Public License as
22  * published by the Free Software Foundation; either version 2 of
23  * the License, or (at your option) any later version.
24  *
25  * This program is distributed in the hope that it will be useful,
26  * but WITHOUT ANY WARRANTY; without even the implied warranty of
27  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
28  * GNU General Public License for more details.
29  *
30  * You should have received a copy of the GNU General Public License
31  * along with this program; if not, write to the Free Software
32  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
33  * MA 02111-1307 USA
34  */
35
36 #include <common.h>
37 #include <linux/types.h>
38 #include <asm/errno.h>
39 #include <asm/irq.h>
40 #include <asm/system.h>
41 #include <asm/traps.h>
42 #include <asm/page.h>
43 #include <asm/machdep.h>
44 #include "cpu.h"
45 #include <asm/arch/anomaly.h>
46 #include <asm/cplb.h>
47
48 #ifdef DEBUG
49 #define pr_debug(fmt,arg...)  printf(fmt,##arg)
50 #else
51 static inline int
52     __attribute__ ((format(printf, 1, 2))) pr_debug(const char *fmt, ...)
53 {
54         return 0;
55 }
56 #endif
57
58 void init_IRQ(void)
59 {
60         blackfin_init_IRQ();
61         return;
62 }
63
64 void process_int(unsigned long vec, struct pt_regs *fp)
65 {
66         printf("interrupt\n");
67         return;
68 }
69
70 extern unsigned int icplb_table[page_descriptor_table_size][2];
71 extern unsigned int dcplb_table[page_descriptor_table_size][2];
72
73 unsigned long last_cplb_fault_retx;
74
75 static unsigned int cplb_sizes[4] =
76     { 1024, 4 * 1024, 1024 * 1024, 4 * 1024 * 1024 };
77
78 void trap_c(struct pt_regs *regs)
79 {
80         unsigned int addr;
81         unsigned long trapnr = (regs->seqstat) & SEQSTAT_EXCAUSE;
82         unsigned int i, j, size, *I0, *I1;
83         unsigned short data = 0;
84
85         switch (trapnr) {
86                 /* 0x26 - Data CPLB Miss */
87         case VEC_CPLB_M:
88
89 #ifdef ANOMALY_05000261
90                 /*
91                  * Work around an anomaly: if we see a new DCPLB fault, 
92                  * return without doing anything. Then, 
93                  * if we get the same fault again, handle it.
94                  */
95                 addr = last_cplb_fault_retx;
96                 last_cplb_fault_retx = regs->retx;
97                 printf("this time, curr = 0x%08x last = 0x%08x\n",
98                        addr, last_cplb_fault_retx);
99                 if (addr != last_cplb_fault_retx)
100                         goto trap_c_return;
101 #endif
102                 data = 1;
103
104         case VEC_CPLB_I_M:
105
106                 if (data) {
107                         addr = *pDCPLB_FAULT_ADDR;
108                 } else {
109                         addr = *pICPLB_FAULT_ADDR;
110                 }
111                 for (i = 0; i < page_descriptor_table_size; i++) {
112                         if (data) {
113                                 size = cplb_sizes[dcplb_table[i][1] >> 16];
114                                 j = dcplb_table[i][0];
115                         } else {
116                                 size = cplb_sizes[icplb_table[i][1] >> 16];
117                                 j = icplb_table[i][0];
118                         }
119                         if ((j <= addr) && ((j + size) > addr)) {
120                                 pr_debug("found %i 0x%08x\n", i, j);
121                                 break;
122                         }
123                 }
124                 if (i == page_descriptor_table_size) {
125                         printf("something is really wrong\n");
126                         do_reset(NULL, 0, 0, NULL);
127                 }
128
129                 /* Turn the cache off */
130                 if (data) {
131                         __builtin_bfin_ssync();
132                         asm(" .align 8; ");
133                         *(unsigned int *)DMEM_CONTROL &=
134                             ~(ACACHE_BCACHE | ENDCPLB | PORT_PREF0);
135                         __builtin_bfin_ssync();
136                 } else {
137                         __builtin_bfin_ssync();
138                         asm(" .align 8; ");
139                         *(unsigned int *)IMEM_CONTROL &= ~(IMC | ENICPLB);
140                         __builtin_bfin_ssync();
141                 }
142
143                 if (data) {
144                         I0 = (unsigned int *)DCPLB_ADDR0;
145                         I1 = (unsigned int *)DCPLB_DATA0;
146                 } else {
147                         I0 = (unsigned int *)ICPLB_ADDR0;
148                         I1 = (unsigned int *)ICPLB_DATA0;
149                 }
150
151                 j = 0;
152                 while (*I1 & CPLB_LOCK) {
153                         pr_debug("skipping %i %08p - %08x\n", j, I1, *I1);
154                         *I0++;
155                         *I1++;
156                         j++;
157                 }
158
159                 pr_debug("remove %i 0x%08x  0x%08x\n", j, *I0, *I1);
160
161                 for (; j < 15; j++) {
162                         pr_debug("replace %i 0x%08x  0x%08x\n", j, I0, I0 + 1);
163                         *I0++ = *(I0 + 1);
164                         *I1++ = *(I1 + 1);
165                 }
166
167                 if (data) {
168                         *I0 = dcplb_table[i][0];
169                         *I1 = dcplb_table[i][1];
170                         I0 = (unsigned int *)DCPLB_ADDR0;
171                         I1 = (unsigned int *)DCPLB_DATA0;
172                 } else {
173                         *I0 = icplb_table[i][0];
174                         *I1 = icplb_table[i][1];
175                         I0 = (unsigned int *)ICPLB_ADDR0;
176                         I1 = (unsigned int *)ICPLB_DATA0;
177                 }
178
179                 for (j = 0; j < 16; j++) {
180                         pr_debug("%i 0x%08x  0x%08x\n", j, *I0++, *I1++);
181                 }
182
183                 /* Turn the cache back on */
184                 if (data) {
185                         j = *(unsigned int *)DMEM_CONTROL;
186                         __builtin_bfin_ssync();
187                         asm(" .align 8; ");
188                         *(unsigned int *)DMEM_CONTROL =
189                             ACACHE_BCACHE | ENDCPLB | PORT_PREF0 | j;
190                         __builtin_bfin_ssync();
191                 } else {
192                         __builtin_bfin_ssync();
193                         asm(" .align 8; ");
194                         *(unsigned int *)IMEM_CONTROL = IMC | ENICPLB;
195                         __builtin_bfin_ssync();
196                 }
197
198                 break;
199         default:
200                 /* All traps come here */
201                 printf("code=[0x%x], ", (unsigned int)(regs->seqstat & 0x3f));
202                 printf("stack frame=0x%x, ", (unsigned int)regs);
203                 printf("bad PC=0x%04x\n", (unsigned int)regs->pc);
204                 dump(regs);
205                 printf("\n\n");
206
207                 printf("Unhandled IRQ or exceptions!\n");
208                 printf("Please reset the board \n");
209                 do_reset(NULL, 0, 0, NULL);
210         }
211
212       trap_c_return:
213         return;
214
215 }
216
217 void dump(struct pt_regs *fp)
218 {
219         pr_debug("RETE:  %08lx  RETN: %08lx  RETX: %08lx  RETS: %08lx\n",
220                  fp->rete, fp->retn, fp->retx, fp->rets);
221         pr_debug("IPEND: %04lx  SYSCFG: %04lx\n", fp->ipend, fp->syscfg);
222         pr_debug("SEQSTAT: %08lx    SP: %08lx\n", (long)fp->seqstat, (long)fp);
223         pr_debug("R0: %08lx    R1: %08lx    R2: %08lx    R3: %08lx\n",
224                  fp->r0, fp->r1, fp->r2, fp->r3);
225         pr_debug("R4: %08lx    R5: %08lx    R6: %08lx    R7: %08lx\n",
226                  fp->r4, fp->r5, fp->r6, fp->r7);
227         pr_debug("P0: %08lx    P1: %08lx    P2: %08lx    P3: %08lx\n",
228                  fp->p0, fp->p1, fp->p2, fp->p3);
229         pr_debug("P4: %08lx    P5: %08lx    FP: %08lx\n",
230                  fp->p4, fp->p5, fp->fp);
231         pr_debug("A0.w: %08lx    A0.x: %08lx    A1.w: %08lx    A1.x: %08lx\n",
232                  fp->a0w, fp->a0x, fp->a1w, fp->a1x);
233
234         pr_debug("LB0: %08lx  LT0: %08lx  LC0: %08lx\n",
235                  fp->lb0, fp->lt0, fp->lc0);
236         pr_debug("LB1: %08lx  LT1: %08lx  LC1: %08lx\n",
237                  fp->lb1, fp->lt1, fp->lc1);
238         pr_debug("B0: %08lx  L0: %08lx  M0: %08lx  I0: %08lx\n",
239                  fp->b0, fp->l0, fp->m0, fp->i0);
240         pr_debug("B1: %08lx  L1: %08lx  M1: %08lx  I1: %08lx\n",
241                  fp->b1, fp->l1, fp->m1, fp->i1);
242         pr_debug("B2: %08lx  L2: %08lx  M2: %08lx  I2: %08lx\n",
243                  fp->b2, fp->l2, fp->m2, fp->i2);
244         pr_debug("B3: %08lx  L3: %08lx  M3: %08lx  I3: %08lx\n",
245                  fp->b3, fp->l3, fp->m3, fp->i3);
246
247         pr_debug("DCPLB_FAULT_ADDR=%p\n", *pDCPLB_FAULT_ADDR);
248         pr_debug("ICPLB_FAULT_ADDR=%p\n", *pICPLB_FAULT_ADDR);
249
250 }