git.sur5r.net Git - u-boot/blob - cpu/mpc86xx/speed.c

   1 /*
   2  * Copyright 2004 Freescale Semiconductor.
   3  * Jeff Brown
   4  * Srikanth Srinivasan (srikanth.srinivasan@freescale.com)
   5  *
   6  * (C) Copyright 2000-2002
   7  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   8  *
   9  * See file CREDITS for list of people who contributed to this
  10  * project.
  11  *
  12  * This program is free software; you can redistribute it and/or
  13  * modify it under the terms of the GNU General Public License as
  14  * published by the Free Software Foundation; either version 2 of
  15  * the License, or (at your option) any later version.
  16  *
  17  * This program is distributed in the hope that it will be useful,
  18  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  19  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20  * GNU General Public License for more details.
  21  *
  22  * You should have received a copy of the GNU General Public License
  23  * along with this program; if not, write to the Free Software
  24  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  25  * MA 02111-1307 USA
  26  */
  27
  28 #include <common.h>
  29 #include <mpc86xx.h>
  30 #include <asm/processor.h>
  31
  32
  33 void get_sys_info (sys_info_t *sysInfo)
  34 {
  35         volatile immap_t    *immap = (immap_t *)CFG_IMMR;
  36         volatile ccsr_gur_t *gur = &immap->im_gur;
  37         uint plat_ratio, e600_ratio;
  38
  39         plat_ratio = (gur->porpllsr) & 0x0000003e;
  40         plat_ratio >>= 1;
  41
  42         switch(plat_ratio) {
  43         case 0x0:
  44                 sysInfo->freqSystemBus = 16 * CONFIG_SYS_CLK_FREQ;
  45                 break;
  46         case 0x02:
  47         case 0x03:
  48         case 0x04:
  49         case 0x05:
  50         case 0x06:
  51         case 0x08:
  52         case 0x09:
  53         case 0x0a:
  54         case 0x0c:
  55         case 0x10:
  56                 sysInfo->freqSystemBus = plat_ratio * CONFIG_SYS_CLK_FREQ;
  57                 break;
  58         default:
  59                 sysInfo->freqSystemBus = 0;
  60                 break;
  61         }
  62
  63         e600_ratio = (gur->porpllsr) & 0x003f0000;
  64         e600_ratio >>= 16;
  65
  66         switch (e600_ratio) {
  67         case 0x10:
  68                 sysInfo->freqProcessor = 2 * sysInfo->freqSystemBus;
  69                 break;
  70         case 0x19:
  71                 sysInfo->freqProcessor = 5 * sysInfo->freqSystemBus/2;
  72                 break;
  73         case 0x20:
  74                 sysInfo->freqProcessor = 3 * sysInfo->freqSystemBus;
  75                 break;
  76         case 0x39:
  77                 sysInfo->freqProcessor = 7 * sysInfo->freqSystemBus/2;
  78                 break;
  79         case 0x28:
  80                 sysInfo->freqProcessor = 4 * sysInfo->freqSystemBus;
  81                 break;
  82         case 0x1d:
  83                 sysInfo->freqProcessor = 9 * sysInfo->freqSystemBus/2;
  84                 break;
  85         default:
  86                 sysInfo->freqProcessor = e600_ratio + sysInfo->freqSystemBus;
  87                 break;
  88         }
  89 }
  90
  91
  92 /*
  93  * Measure CPU clock speed (core clock GCLK1, GCLK2)
  94  * (Approx. GCLK frequency in Hz)
  95  */
  96
  97 int get_clocks(void)
  98 {
  99         DECLARE_GLOBAL_DATA_PTR;
 100         sys_info_t sys_info;
 101
 102         get_sys_info(&sys_info);
 103         gd->cpu_clk = sys_info.freqProcessor;
 104         gd->bus_clk = sys_info.freqSystemBus;
 105
 106         if (gd->cpu_clk != 0)
 107                 return 0;
 108         else
 109                 return 1;
 110 }
 111
 112
 113 /*
 114  * get_bus_freq
 115  *      Return system bus freq in Hz
 116  */
 117
 118 ulong get_bus_freq(ulong dummy)
 119 {
 120         ulong val;
 121         sys_info_t sys_info;
 122
 123         get_sys_info(&sys_info);
 124         val = sys_info.freqSystemBus;
 125
 126         return val;
 127 }
 128
 129
 130 /*
 131  * get_board_sys_clk
 132  *      Reads the FPGA on board for CONFIG_SYS_CLK_FREQ
 133  */
 134
 135 unsigned long get_board_sys_clk(ulong dummy)
 136 {
 137         u8 i, go_bit, rd_clks;
 138         ulong val;
 139
 140         go_bit = in8(PIXIS_BASE + PIXIS_VCTL);
 141         go_bit &= 0x01;
 142
 143         rd_clks = in8(PIXIS_BASE + PIXIS_VCFGEN0);
 144         rd_clks &= 0x1C;
 145
 146         /*
 147          * Only if both go bit and the SCLK bit in VCFGEN0 are set
 148          * should we be using the AUX register. Remember, we also set the
 149          * GO bit to boot from the alternate bank on the on-board flash
 150          */
 151
 152         if (go_bit) {
 153                 if (rd_clks == 0x1c)
 154                         i = in8(PIXIS_BASE + PIXIS_AUX);
 155                 else
 156                         i = in8(PIXIS_BASE + PIXIS_SPD);
 157         } else {
 158                 i = in8(PIXIS_BASE + PIXIS_SPD);
 159         }
 160
 161         i &= 0x07;
 162
 163         switch (i) {
 164         case 0:
 165                 val = 33000000;
 166                 break;
 167         case 1:
 168                 val = 40000000;
 169                 break;
 170         case 2:
 171                 val = 50000000;
 172                 break;
 173         case 3:
 174                 val = 66000000;
 175                 break;
 176         case 4:
 177                 val = 83000000;
 178                 break;
 179         case 5:
 180                 val = 100000000;
 181                 break;
 182         case 6:
 183                 val = 134000000;
 184                 break;
 185         case 7:
 186                 val = 166000000;
 187                 break;
 188         }
 189
 190         return val;
 191 }