git.sur5r.net Git - u-boot/blob - drivers/block/ahci.c

   1 /*
   2  * Copyright (C) Freescale Semiconductor, Inc. 2006.
   3  * Author: Jason Jin<Jason.jin@freescale.com>
   4  *         Zhang Wei<wei.zhang@freescale.com>
   5  *
   6  * SPDX-License-Identifier:     GPL-2.0+
   7  *
   8  * with the reference on libata and ahci drvier in kernel
   9  */
  10 #include <common.h>
  11
  12 #include <command.h>
  13 #include <pci.h>
  14 #include <asm/processor.h>
  15 #include <asm/errno.h>
  16 #include <asm/io.h>
  17 #include <malloc.h>
  18 #include <memalign.h>
  19 #include <scsi.h>
  20 #include <libata.h>
  21 #include <linux/ctype.h>
  22 #include <ahci.h>
  23
  24 static int ata_io_flush(u8 port);
  25
  26 struct ahci_probe_ent *probe_ent = NULL;
  27 u16 *ataid[AHCI_MAX_PORTS];
  28
  29 #define writel_with_flush(a,b)  do { writel(a,b); readl(b); } while (0)
  30
  31 /*
  32  * Some controllers limit number of blocks they can read/write at once.
  33  * Contemporary SSD devices work much faster if the read/write size is aligned
  34  * to a power of 2.  Let's set default to 128 and allowing to be overwritten if
  35  * needed.
  36  */
  37 #ifndef MAX_SATA_BLOCKS_READ_WRITE
  38 #define MAX_SATA_BLOCKS_READ_WRITE      0x80
  39 #endif
  40
  41 /* Maximum timeouts for each event */
  42 #define WAIT_MS_SPINUP  20000
  43 #define WAIT_MS_DATAIO  10000
  44 #define WAIT_MS_FLUSH   5000
  45 #define WAIT_MS_LINKUP  200
  46
  47 static inline void __iomem *ahci_port_base(void __iomem *base, u32 port)
  48 {
  49         return base + 0x100 + (port * 0x80);
  50 }
  51
  52
  53 static void ahci_setup_port(struct ahci_ioports *port, void __iomem *base,
  54                             unsigned int port_idx)
  55 {
  56         base = ahci_port_base(base, port_idx);
  57
  58         port->cmd_addr = base;
  59         port->scr_addr = base + PORT_SCR;
  60 }
  61
  62
  63 #define msleep(a) udelay(a * 1000)
  64
  65 static void ahci_dcache_flush_range(unsigned long begin, unsigned long len)
  66 {
  67         const unsigned long start = begin;
  68         const unsigned long end = start + len;
  69
  70         debug("%s: flush dcache: [%#lx, %#lx)\n", __func__, start, end);
  71         flush_dcache_range(start, end);
  72 }
  73
  74 /*
  75  * SATA controller DMAs to physical RAM.  Ensure data from the
  76  * controller is invalidated from dcache; next access comes from
  77  * physical RAM.
  78  */
  79 static void ahci_dcache_invalidate_range(unsigned long begin, unsigned long len)
  80 {
  81         const unsigned long start = begin;
  82         const unsigned long end = start + len;
  83
  84         debug("%s: invalidate dcache: [%#lx, %#lx)\n", __func__, start, end);
  85         invalidate_dcache_range(start, end);
  86 }
  87
  88 /*
  89  * Ensure data for SATA controller is flushed out of dcache and
  90  * written to physical memory.
  91  */
  92 static void ahci_dcache_flush_sata_cmd(struct ahci_ioports *pp)
  93 {
  94         ahci_dcache_flush_range((unsigned long)pp->cmd_slot,
  95                                 AHCI_PORT_PRIV_DMA_SZ);
  96 }
  97
  98 static int waiting_for_cmd_completed(void __iomem *offset,
  99                                      int timeout_msec,
 100                                      u32 sign)
 101 {
 102         int i;
 103         u32 status;
 104
 105         for (i = 0; ((status = readl(offset)) & sign) && i < timeout_msec; i++)
 106                 msleep(1);
 107
 108         return (i < timeout_msec) ? 0 : -1;
 109 }
 110
 111 int __weak ahci_link_up(struct ahci_probe_ent *probe_ent, u8 port)
 112 {
 113         u32 tmp;
 114         int j = 0;
 115         void __iomem *port_mmio = probe_ent->port[port].port_mmio;
 116
 117         /*
 118          * Bring up SATA link.
 119          * SATA link bringup time is usually less than 1 ms; only very
 120          * rarely has it taken between 1-2 ms. Never seen it above 2 ms.
 121          */
 122         while (j < WAIT_MS_LINKUP) {
 123                 tmp = readl(port_mmio + PORT_SCR_STAT);
 124                 tmp &= PORT_SCR_STAT_DET_MASK;
 125                 if (tmp == PORT_SCR_STAT_DET_PHYRDY)
 126                         return 0;
 127                 udelay(1000);
 128                 j++;
 129         }
 130         return 1;
 131 }
 132
 133 #ifdef CONFIG_SUNXI_AHCI
 134 /* The sunxi AHCI controller requires this undocumented setup */
 135 static void sunxi_dma_init(void __iomem *port_mmio)
 136 {
 137         clrsetbits_le32(port_mmio + PORT_P0DMACR, 0x0000ff00, 0x00004400);
 138 }
 139 #endif
 140
 141 int ahci_reset(void __iomem *base)
 142 {
 143         int i = 1000;
 144         u32 __iomem *host_ctl_reg = base + HOST_CTL;
 145         u32 tmp = readl(host_ctl_reg); /* global controller reset */
 146
 147         if ((tmp & HOST_RESET) == 0)
 148                 writel_with_flush(tmp | HOST_RESET, host_ctl_reg);
 149
 150         /*
 151          * reset must complete within 1 second, or
 152          * the hardware should be considered fried.
 153          */
 154         do {
 155                 udelay(1000);
 156                 tmp = readl(host_ctl_reg);
 157                 i--;
 158         } while ((i > 0) && (tmp & HOST_RESET));
 159
 160         if (i == 0) {
 161                 printf("controller reset failed (0x%x)\n", tmp);
 162                 return -1;
 163         }
 164
 165         return 0;
 166 }
 167
 168 static int ahci_host_init(struct ahci_probe_ent *probe_ent)
 169 {
 170 #ifndef CONFIG_SCSI_AHCI_PLAT
 171         pci_dev_t pdev = probe_ent->dev;
 172         u16 tmp16;
 173         unsigned short vendor;
 174 #endif
 175         void __iomem *mmio = probe_ent->mmio_base;
 176         u32 tmp, cap_save, cmd;
 177         int i, j, ret;
 178         void __iomem *port_mmio;
 179         u32 port_map;
 180
 181         debug("ahci_host_init: start\n");
 182
 183         cap_save = readl(mmio + HOST_CAP);
 184         cap_save &= ((1 << 28) | (1 << 17));
 185         cap_save |= (1 << 27);  /* Staggered Spin-up. Not needed. */
 186
 187         ret = ahci_reset(probe_ent->mmio_base);
 188         if (ret)
 189                 return ret;
 190
 191         writel_with_flush(HOST_AHCI_EN, mmio + HOST_CTL);
 192         writel(cap_save, mmio + HOST_CAP);
 193         writel_with_flush(0xf, mmio + HOST_PORTS_IMPL);
 194
 195 #ifndef CONFIG_SCSI_AHCI_PLAT
 196         pci_read_config_word(pdev, PCI_VENDOR_ID, &vendor);
 197
 198         if (vendor == PCI_VENDOR_ID_INTEL) {
 199                 u16 tmp16;
 200                 pci_read_config_word(pdev, 0x92, &tmp16);
 201                 tmp16 |= 0xf;
 202                 pci_write_config_word(pdev, 0x92, tmp16);
 203         }
 204 #endif
 205         probe_ent->cap = readl(mmio + HOST_CAP);
 206         probe_ent->port_map = readl(mmio + HOST_PORTS_IMPL);
 207         port_map = probe_ent->port_map;
 208         probe_ent->n_ports = (probe_ent->cap & 0x1f) + 1;
 209
 210         debug("cap 0x%x  port_map 0x%x  n_ports %d\n",
 211               probe_ent->cap, probe_ent->port_map, probe_ent->n_ports);
 212
 213         if (probe_ent->n_ports > CONFIG_SYS_SCSI_MAX_SCSI_ID)
 214                 probe_ent->n_ports = CONFIG_SYS_SCSI_MAX_SCSI_ID;
 215
 216         for (i = 0; i < probe_ent->n_ports; i++) {
 217                 if (!(port_map & (1 << i)))
 218                         continue;
 219                 probe_ent->port[i].port_mmio = ahci_port_base(mmio, i);
 220                 port_mmio = (u8 *) probe_ent->port[i].port_mmio;
 221                 ahci_setup_port(&probe_ent->port[i], mmio, i);
 222
 223                 /* make sure port is not active */
 224                 tmp = readl(port_mmio + PORT_CMD);
 225                 if (tmp & (PORT_CMD_LIST_ON | PORT_CMD_FIS_ON |
 226                            PORT_CMD_FIS_RX | PORT_CMD_START)) {
 227                         debug("Port %d is active. Deactivating.\n", i);
 228                         tmp &= ~(PORT_CMD_LIST_ON | PORT_CMD_FIS_ON |
 229                                  PORT_CMD_FIS_RX | PORT_CMD_START);
 230                         writel_with_flush(tmp, port_mmio + PORT_CMD);
 231
 232                         /* spec says 500 msecs for each bit, so
 233                          * this is slightly incorrect.
 234                          */
 235                         msleep(500);
 236                 }
 237
 238 #ifdef CONFIG_SUNXI_AHCI
 239                 sunxi_dma_init(port_mmio);
 240 #endif
 241
 242                 /* Add the spinup command to whatever mode bits may
 243                  * already be on in the command register.
 244                  */
 245                 cmd = readl(port_mmio + PORT_CMD);
 246                 cmd |= PORT_CMD_SPIN_UP;
 247                 writel_with_flush(cmd, port_mmio + PORT_CMD);
 248
 249                 /* Bring up SATA link. */
 250                 ret = ahci_link_up(probe_ent, i);
 251                 if (ret) {
 252                         printf("SATA link %d timeout.\n", i);
 253                         continue;
 254                 } else {
 255                         debug("SATA link ok.\n");
 256                 }
 257
 258                 /* Clear error status */
 259                 tmp = readl(port_mmio + PORT_SCR_ERR);
 260                 if (tmp)
 261                         writel(tmp, port_mmio + PORT_SCR_ERR);
 262
 263                 debug("Spinning up device on SATA port %d... ", i);
 264
 265                 j = 0;
 266                 while (j < WAIT_MS_SPINUP) {
 267                         tmp = readl(port_mmio + PORT_TFDATA);
 268                         if (!(tmp & (ATA_BUSY | ATA_DRQ)))
 269                                 break;
 270                         udelay(1000);
 271                         tmp = readl(port_mmio + PORT_SCR_STAT);
 272                         tmp &= PORT_SCR_STAT_DET_MASK;
 273                         if (tmp == PORT_SCR_STAT_DET_PHYRDY)
 274                                 break;
 275                         j++;
 276                 }
 277
 278                 tmp = readl(port_mmio + PORT_SCR_STAT) & PORT_SCR_STAT_DET_MASK;
 279                 if (tmp == PORT_SCR_STAT_DET_COMINIT) {
 280                         debug("SATA link %d down (COMINIT received), retrying...\n", i);
 281                         i--;
 282                         continue;
 283                 }
 284
 285                 printf("Target spinup took %d ms.\n", j);
 286                 if (j == WAIT_MS_SPINUP)
 287                         debug("timeout.\n");
 288                 else
 289                         debug("ok.\n");
 290
 291                 tmp = readl(port_mmio + PORT_SCR_ERR);
 292                 debug("PORT_SCR_ERR 0x%x\n", tmp);
 293                 writel(tmp, port_mmio + PORT_SCR_ERR);
 294
 295                 /* ack any pending irq events for this port */
 296                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 297                 debug("PORT_IRQ_STAT 0x%x\n", tmp);
 298                 if (tmp)
 299                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 300
 301                 writel(1 << i, mmio + HOST_IRQ_STAT);
 302
 303                 /* register linkup ports */
 304                 tmp = readl(port_mmio + PORT_SCR_STAT);
 305                 debug("SATA port %d status: 0x%x\n", i, tmp);
 306                 if ((tmp & PORT_SCR_STAT_DET_MASK) == PORT_SCR_STAT_DET_PHYRDY)
 307                         probe_ent->link_port_map |= (0x01 << i);
 308         }
 309
 310         tmp = readl(mmio + HOST_CTL);
 311         debug("HOST_CTL 0x%x\n", tmp);
 312         writel(tmp | HOST_IRQ_EN, mmio + HOST_CTL);
 313         tmp = readl(mmio + HOST_CTL);
 314         debug("HOST_CTL 0x%x\n", tmp);
 315 #ifndef CONFIG_SCSI_AHCI_PLAT
 316         pci_read_config_word(pdev, PCI_COMMAND, &tmp16);
 317         tmp |= PCI_COMMAND_MASTER;
 318         pci_write_config_word(pdev, PCI_COMMAND, tmp16);
 319 #endif
 320         return 0;
 321 }
 322
 323
 324 static void ahci_print_info(struct ahci_probe_ent *probe_ent)
 325 {
 326 #ifndef CONFIG_SCSI_AHCI_PLAT
 327         pci_dev_t pdev = probe_ent->dev;
 328         u16 cc;
 329 #endif
 330         void __iomem *mmio = probe_ent->mmio_base;
 331         u32 vers, cap, cap2, impl, speed;
 332         const char *speed_s;
 333         const char *scc_s;
 334
 335         vers = readl(mmio + HOST_VERSION);
 336         cap = probe_ent->cap;
 337         cap2 = readl(mmio + HOST_CAP2);
 338         impl = probe_ent->port_map;
 339
 340         speed = (cap >> 20) & 0xf;
 341         if (speed == 1)
 342                 speed_s = "1.5";
 343         else if (speed == 2)
 344                 speed_s = "3";
 345         else if (speed == 3)
 346                 speed_s = "6";
 347         else
 348                 speed_s = "?";
 349
 350 #ifdef CONFIG_SCSI_AHCI_PLAT
 351         scc_s = "SATA";
 352 #else
 353         pci_read_config_word(pdev, 0x0a, &cc);
 354         if (cc == 0x0101)
 355                 scc_s = "IDE";
 356         else if (cc == 0x0106)
 357                 scc_s = "SATA";
 358         else if (cc == 0x0104)
 359                 scc_s = "RAID";
 360         else
 361                 scc_s = "unknown";
 362 #endif
 363         printf("AHCI %02x%02x.%02x%02x "
 364                "%u slots %u ports %s Gbps 0x%x impl %s mode\n",
 365                (vers >> 24) & 0xff,
 366                (vers >> 16) & 0xff,
 367                (vers >> 8) & 0xff,
 368                vers & 0xff,
 369                ((cap >> 8) & 0x1f) + 1, (cap & 0x1f) + 1, speed_s, impl, scc_s);
 370
 371         printf("flags: "
 372                "%s%s%s%s%s%s%s"
 373                "%s%s%s%s%s%s%s"
 374                "%s%s%s%s%s%s\n",
 375                cap & (1 << 31) ? "64bit " : "",
 376                cap & (1 << 30) ? "ncq " : "",
 377                cap & (1 << 28) ? "ilck " : "",
 378                cap & (1 << 27) ? "stag " : "",
 379                cap & (1 << 26) ? "pm " : "",
 380                cap & (1 << 25) ? "led " : "",
 381                cap & (1 << 24) ? "clo " : "",
 382                cap & (1 << 19) ? "nz " : "",
 383                cap & (1 << 18) ? "only " : "",
 384                cap & (1 << 17) ? "pmp " : "",
 385                cap & (1 << 16) ? "fbss " : "",
 386                cap & (1 << 15) ? "pio " : "",
 387                cap & (1 << 14) ? "slum " : "",
 388                cap & (1 << 13) ? "part " : "",
 389                cap & (1 << 7) ? "ccc " : "",
 390                cap & (1 << 6) ? "ems " : "",
 391                cap & (1 << 5) ? "sxs " : "",
 392                cap2 & (1 << 2) ? "apst " : "",
 393                cap2 & (1 << 1) ? "nvmp " : "",
 394                cap2 & (1 << 0) ? "boh " : "");
 395 }
 396
 397 #ifndef CONFIG_SCSI_AHCI_PLAT
 398 static int ahci_init_one(pci_dev_t pdev)
 399 {
 400         u16 vendor;
 401         int rc;
 402
 403         probe_ent = malloc(sizeof(struct ahci_probe_ent));
 404         if (!probe_ent) {
 405                 printf("%s: No memory for probe_ent\n", __func__);
 406                 return -ENOMEM;
 407         }
 408
 409         memset(probe_ent, 0, sizeof(struct ahci_probe_ent));
 410         probe_ent->dev = pdev;
 411
 412         probe_ent->host_flags = ATA_FLAG_SATA
 413                                 | ATA_FLAG_NO_LEGACY
 414                                 | ATA_FLAG_MMIO
 415                                 | ATA_FLAG_PIO_DMA
 416                                 | ATA_FLAG_NO_ATAPI;
 417         probe_ent->pio_mask = 0x1f;
 418         probe_ent->udma_mask = 0x7f;    /*Fixme,assume to support UDMA6 */
 419
 420         probe_ent->mmio_base = pci_map_bar(pdev, PCI_BASE_ADDRESS_5,
 421                                            PCI_REGION_MEM);
 422         debug("ahci mmio_base=0x%p\n", probe_ent->mmio_base);
 423
 424         /* Take from kernel:
 425          * JMicron-specific fixup:
 426          * make sure we're in AHCI mode
 427          */
 428         pci_read_config_word(pdev, PCI_VENDOR_ID, &vendor);
 429         if (vendor == 0x197b)
 430                 pci_write_config_byte(pdev, 0x41, 0xa1);
 431
 432         /* initialize adapter */
 433         rc = ahci_host_init(probe_ent);
 434         if (rc)
 435                 goto err_out;
 436
 437         ahci_print_info(probe_ent);
 438
 439         return 0;
 440
 441       err_out:
 442         return rc;
 443 }
 444 #endif
 445
 446 #define MAX_DATA_BYTE_COUNT  (4*1024*1024)
 447
 448 static int ahci_fill_sg(u8 port, unsigned char *buf, int buf_len)
 449 {
 450         struct ahci_ioports *pp = &(probe_ent->port[port]);
 451         struct ahci_sg *ahci_sg = pp->cmd_tbl_sg;
 452         u32 sg_count;
 453         int i;
 454
 455         sg_count = ((buf_len - 1) / MAX_DATA_BYTE_COUNT) + 1;
 456         if (sg_count > AHCI_MAX_SG) {
 457                 printf("Error:Too much sg!\n");
 458                 return -1;
 459         }
 460
 461         for (i = 0; i < sg_count; i++) {
 462                 ahci_sg->addr =
 463                     cpu_to_le32((unsigned long) buf + i * MAX_DATA_BYTE_COUNT);
 464                 ahci_sg->addr_hi = 0;
 465                 ahci_sg->flags_size = cpu_to_le32(0x3fffff &
 466                                           (buf_len < MAX_DATA_BYTE_COUNT
 467                                            ? (buf_len - 1)
 468                                            : (MAX_DATA_BYTE_COUNT - 1)));
 469                 ahci_sg++;
 470                 buf_len -= MAX_DATA_BYTE_COUNT;
 471         }
 472
 473         return sg_count;
 474 }
 475
 476
 477 static void ahci_fill_cmd_slot(struct ahci_ioports *pp, u32 opts)
 478 {
 479         pp->cmd_slot->opts = cpu_to_le32(opts);
 480         pp->cmd_slot->status = 0;
 481         pp->cmd_slot->tbl_addr = cpu_to_le32((u32)pp->cmd_tbl & 0xffffffff);
 482 #ifdef CONFIG_PHYS_64BIT
 483         pp->cmd_slot->tbl_addr_hi =
 484             cpu_to_le32((u32)(((pp->cmd_tbl) >> 16) >> 16));
 485 #endif
 486 }
 487
 488
 489 #ifdef CONFIG_AHCI_SETFEATURES_XFER
 490 static void ahci_set_feature(u8 port)
 491 {
 492         struct ahci_ioports *pp = &(probe_ent->port[port]);
 493         void __iomem *port_mmio = pp->port_mmio;
 494         u32 cmd_fis_len = 5;    /* five dwords */
 495         u8 fis[20];
 496
 497         /* set feature */
 498         memset(fis, 0, sizeof(fis));
 499         fis[0] = 0x27;
 500         fis[1] = 1 << 7;
 501         fis[2] = ATA_CMD_SET_FEATURES;
 502         fis[3] = SETFEATURES_XFER;
 503         fis[12] = __ilog2(probe_ent->udma_mask + 1) + 0x40 - 0x01;
 504
 505         memcpy((unsigned char *)pp->cmd_tbl, fis, sizeof(fis));
 506         ahci_fill_cmd_slot(pp, cmd_fis_len);
 507         ahci_dcache_flush_sata_cmd(pp);
 508         writel(1, port_mmio + PORT_CMD_ISSUE);
 509         readl(port_mmio + PORT_CMD_ISSUE);
 510
 511         if (waiting_for_cmd_completed(port_mmio + PORT_CMD_ISSUE,
 512                                 WAIT_MS_DATAIO, 0x1)) {
 513                 printf("set feature error on port %d!\n", port);
 514         }
 515 }
 516 #endif
 517
 518 static int wait_spinup(void __iomem *port_mmio)
 519 {
 520         ulong start;
 521         u32 tf_data;
 522
 523         start = get_timer(0);
 524         do {
 525                 tf_data = readl(port_mmio + PORT_TFDATA);
 526                 if (!(tf_data & ATA_BUSY))
 527                         return 0;
 528         } while (get_timer(start) < WAIT_MS_SPINUP);
 529
 530         return -ETIMEDOUT;
 531 }
 532
 533 static int ahci_port_start(u8 port)
 534 {
 535         struct ahci_ioports *pp = &(probe_ent->port[port]);
 536         void __iomem *port_mmio = pp->port_mmio;
 537         u32 port_status;
 538         void __iomem *mem;
 539
 540         debug("Enter start port: %d\n", port);
 541         port_status = readl(port_mmio + PORT_SCR_STAT);
 542         debug("Port %d status: %x\n", port, port_status);
 543         if ((port_status & 0xf) != 0x03) {
 544                 printf("No Link on this port!\n");
 545                 return -1;
 546         }
 547
 548         mem = malloc(AHCI_PORT_PRIV_DMA_SZ + 2048);
 549         if (!mem) {
 550                 free(pp);
 551                 printf("%s: No mem for table!\n", __func__);
 552                 return -ENOMEM;
 553         }
 554
 555         /* Aligned to 2048-bytes */
 556         mem = memalign(2048, AHCI_PORT_PRIV_DMA_SZ);
 557         memset(mem, 0, AHCI_PORT_PRIV_DMA_SZ);
 558
 559         /*
 560          * First item in chunk of DMA memory: 32-slot command table,
 561          * 32 bytes each in size
 562          */
 563         pp->cmd_slot =
 564                 (struct ahci_cmd_hdr *)(uintptr_t)virt_to_phys((void *)mem);
 565         debug("cmd_slot = %p\n", pp->cmd_slot);
 566         mem += (AHCI_CMD_SLOT_SZ + 224);
 567
 568         /*
 569          * Second item: Received-FIS area
 570          */
 571         pp->rx_fis = virt_to_phys((void *)mem);
 572         mem += AHCI_RX_FIS_SZ;
 573
 574         /*
 575          * Third item: data area for storing a single command
 576          * and its scatter-gather table
 577          */
 578         pp->cmd_tbl = virt_to_phys((void *)mem);
 579         debug("cmd_tbl_dma = %lx\n", pp->cmd_tbl);
 580
 581         mem += AHCI_CMD_TBL_HDR;
 582         pp->cmd_tbl_sg =
 583                         (struct ahci_sg *)(uintptr_t)virt_to_phys((void *)mem);
 584
 585         writel_with_flush((unsigned long)pp->cmd_slot,
 586                           port_mmio + PORT_LST_ADDR);
 587
 588         writel_with_flush(pp->rx_fis, port_mmio + PORT_FIS_ADDR);
 589
 590 #ifdef CONFIG_SUNXI_AHCI
 591         sunxi_dma_init(port_mmio);
 592 #endif
 593
 594         writel_with_flush(PORT_CMD_ICC_ACTIVE | PORT_CMD_FIS_RX |
 595                           PORT_CMD_POWER_ON | PORT_CMD_SPIN_UP |
 596                           PORT_CMD_START, port_mmio + PORT_CMD);
 597
 598         debug("Exit start port %d\n", port);
 599
 600         /*
 601          * Make sure interface is not busy based on error and status
 602          * information from task file data register before proceeding
 603          */
 604         return wait_spinup(port_mmio);
 605 }
 606
 607
 608 static int ahci_device_data_io(u8 port, u8 *fis, int fis_len, u8 *buf,
 609                                 int buf_len, u8 is_write)
 610 {
 611
 612         struct ahci_ioports *pp = &(probe_ent->port[port]);
 613         void __iomem *port_mmio = pp->port_mmio;
 614         u32 opts;
 615         u32 port_status;
 616         int sg_count;
 617
 618         debug("Enter %s: for port %d\n", __func__, port);
 619
 620         if (port > probe_ent->n_ports) {
 621                 printf("Invalid port number %d\n", port);
 622                 return -1;
 623         }
 624
 625         port_status = readl(port_mmio + PORT_SCR_STAT);
 626         if ((port_status & 0xf) != 0x03) {
 627                 debug("No Link on port %d!\n", port);
 628                 return -1;
 629         }
 630
 631         memcpy((unsigned char *)pp->cmd_tbl, fis, fis_len);
 632
 633         sg_count = ahci_fill_sg(port, buf, buf_len);
 634         opts = (fis_len >> 2) | (sg_count << 16) | (is_write << 6);
 635         ahci_fill_cmd_slot(pp, opts);
 636
 637         ahci_dcache_flush_sata_cmd(pp);
 638         ahci_dcache_flush_range((unsigned long)buf, (unsigned long)buf_len);
 639
 640         writel_with_flush(1, port_mmio + PORT_CMD_ISSUE);
 641
 642         if (waiting_for_cmd_completed(port_mmio + PORT_CMD_ISSUE,
 643                                 WAIT_MS_DATAIO, 0x1)) {
 644                 printf("timeout exit!\n");
 645                 return -1;
 646         }
 647
 648         ahci_dcache_invalidate_range((unsigned long)buf,
 649                                      (unsigned long)buf_len);
 650         debug("%s: %d byte transferred.\n", __func__, pp->cmd_slot->status);
 651
 652         return 0;
 653 }
 654
 655
 656 static char *ata_id_strcpy(u16 *target, u16 *src, int len)
 657 {
 658         int i;
 659         for (i = 0; i < len / 2; i++)
 660                 target[i] = swab16(src[i]);
 661         return (char *)target;
 662 }
 663
 664 /*
 665  * SCSI INQUIRY command operation.
 666  */
 667 static int ata_scsiop_inquiry(ccb *pccb)
 668 {
 669         static const u8 hdr[] = {
 670                 0,
 671                 0,
 672                 0x5,            /* claim SPC-3 version compatibility */
 673                 2,
 674                 95 - 4,
 675         };
 676         u8 fis[20];
 677         u16 *idbuf;
 678         ALLOC_CACHE_ALIGN_BUFFER(u16, tmpid, ATA_ID_WORDS);
 679         u8 port;
 680
 681         /* Clean ccb data buffer */
 682         memset(pccb->pdata, 0, pccb->datalen);
 683
 684         memcpy(pccb->pdata, hdr, sizeof(hdr));
 685
 686         if (pccb->datalen <= 35)
 687                 return 0;
 688
 689         memset(fis, 0, sizeof(fis));
 690         /* Construct the FIS */
 691         fis[0] = 0x27;          /* Host to device FIS. */
 692         fis[1] = 1 << 7;        /* Command FIS. */
 693         fis[2] = ATA_CMD_ID_ATA; /* Command byte. */
 694
 695         /* Read id from sata */
 696         port = pccb->target;
 697
 698         if (ahci_device_data_io(port, (u8 *) &fis, sizeof(fis), (u8 *)tmpid,
 699                                 ATA_ID_WORDS * 2, 0)) {
 700                 debug("scsi_ahci: SCSI inquiry command failure.\n");
 701                 return -EIO;
 702         }
 703
 704         if (!ataid[port]) {
 705                 ataid[port] = malloc(ATA_ID_WORDS * 2);
 706                 if (!ataid[port]) {
 707                         printf("%s: No memory for ataid[port]\n", __func__);
 708                         return -ENOMEM;
 709                 }
 710         }
 711
 712         idbuf = ataid[port];
 713
 714         memcpy(idbuf, tmpid, ATA_ID_WORDS * 2);
 715         ata_swap_buf_le16(idbuf, ATA_ID_WORDS);
 716
 717         memcpy(&pccb->pdata[8], "ATA     ", 8);
 718         ata_id_strcpy((u16 *)&pccb->pdata[16], &idbuf[ATA_ID_PROD], 16);
 719         ata_id_strcpy((u16 *)&pccb->pdata[32], &idbuf[ATA_ID_FW_REV], 4);
 720
 721 #ifdef DEBUG
 722         ata_dump_id(idbuf);
 723 #endif
 724         return 0;
 725 }
 726
 727
 728 /*
 729  * SCSI READ10/WRITE10 command operation.
 730  */
 731 static int ata_scsiop_read_write(ccb *pccb, u8 is_write)
 732 {
 733         lbaint_t lba = 0;
 734         u16 blocks = 0;
 735         u8 fis[20];
 736         u8 *user_buffer = pccb->pdata;
 737         u32 user_buffer_size = pccb->datalen;
 738
 739         /* Retrieve the base LBA number from the ccb structure. */
 740         if (pccb->cmd[0] == SCSI_READ16) {
 741                 memcpy(&lba, pccb->cmd + 2, 8);
 742                 lba = be64_to_cpu(lba);
 743         } else {
 744                 u32 temp;
 745                 memcpy(&temp, pccb->cmd + 2, 4);
 746                 lba = be32_to_cpu(temp);
 747         }
 748
 749         /*
 750          * Retrieve the base LBA number and the block count from
 751          * the ccb structure.
 752          *
 753          * For 10-byte and 16-byte SCSI R/W commands, transfer
 754          * length 0 means transfer 0 block of data.
 755          * However, for ATA R/W commands, sector count 0 means
 756          * 256 or 65536 sectors, not 0 sectors as in SCSI.
 757          *
 758          * WARNING: one or two older ATA drives treat 0 as 0...
 759          */
 760         if (pccb->cmd[0] == SCSI_READ16)
 761                 blocks = (((u16)pccb->cmd[13]) << 8) | ((u16) pccb->cmd[14]);
 762         else
 763                 blocks = (((u16)pccb->cmd[7]) << 8) | ((u16) pccb->cmd[8]);
 764
 765         debug("scsi_ahci: %s %u blocks starting from lba 0x" LBAFU "\n",
 766               is_write ?  "write" : "read", blocks, lba);
 767
 768         /* Preset the FIS */
 769         memset(fis, 0, sizeof(fis));
 770         fis[0] = 0x27;           /* Host to device FIS. */
 771         fis[1] = 1 << 7;         /* Command FIS. */
 772         /* Command byte (read/write). */
 773         fis[2] = is_write ? ATA_CMD_WRITE_EXT : ATA_CMD_READ_EXT;
 774
 775         while (blocks) {
 776                 u16 now_blocks; /* number of blocks per iteration */
 777                 u32 transfer_size; /* number of bytes per iteration */
 778
 779                 now_blocks = min((u16)MAX_SATA_BLOCKS_READ_WRITE, blocks);
 780
 781                 transfer_size = ATA_SECT_SIZE * now_blocks;
 782                 if (transfer_size > user_buffer_size) {
 783                         printf("scsi_ahci: Error: buffer too small.\n");
 784                         return -EIO;
 785                 }
 786
 787                 /*
 788                  * LBA48 SATA command but only use 32bit address range within
 789                  * that (unless we've enabled 64bit LBA support). The next
 790                  * smaller command range (28bit) is too small.
 791                  */
 792                 fis[4] = (lba >> 0) & 0xff;
 793                 fis[5] = (lba >> 8) & 0xff;
 794                 fis[6] = (lba >> 16) & 0xff;
 795                 fis[7] = 1 << 6; /* device reg: set LBA mode */
 796                 fis[8] = ((lba >> 24) & 0xff);
 797 #ifdef CONFIG_SYS_64BIT_LBA
 798                 if (pccb->cmd[0] == SCSI_READ16) {
 799                         fis[9] = ((lba >> 32) & 0xff);
 800                         fis[10] = ((lba >> 40) & 0xff);
 801                 }
 802 #endif
 803
 804                 fis[3] = 0xe0; /* features */
 805
 806                 /* Block (sector) count */
 807                 fis[12] = (now_blocks >> 0) & 0xff;
 808                 fis[13] = (now_blocks >> 8) & 0xff;
 809
 810                 /* Read/Write from ahci */
 811                 if (ahci_device_data_io(pccb->target, (u8 *) &fis, sizeof(fis),
 812                                         user_buffer, transfer_size,
 813                                         is_write)) {
 814                         debug("scsi_ahci: SCSI %s10 command failure.\n",
 815                               is_write ? "WRITE" : "READ");
 816                         return -EIO;
 817                 }
 818
 819                 /* If this transaction is a write, do a following flush.
 820                  * Writes in u-boot are so rare, and the logic to know when is
 821                  * the last write and do a flush only there is sufficiently
 822                  * difficult. Just do a flush after every write. This incurs,
 823                  * usually, one extra flush when the rare writes do happen.
 824                  */
 825                 if (is_write) {
 826                         if (-EIO == ata_io_flush(pccb->target))
 827                                 return -EIO;
 828                 }
 829                 user_buffer += transfer_size;
 830                 user_buffer_size -= transfer_size;
 831                 blocks -= now_blocks;
 832                 lba += now_blocks;
 833         }
 834
 835         return 0;
 836 }
 837
 838
 839 /*
 840  * SCSI READ CAPACITY10 command operation.
 841  */
 842 static int ata_scsiop_read_capacity10(ccb *pccb)
 843 {
 844         u32 cap;
 845         u64 cap64;
 846         u32 block_size;
 847
 848         if (!ataid[pccb->target]) {
 849                 printf("scsi_ahci: SCSI READ CAPACITY10 command failure. "
 850                        "\tNo ATA info!\n"
 851                        "\tPlease run SCSI commmand INQUIRY firstly!\n");
 852                 return -EPERM;
 853         }
 854
 855         cap64 = ata_id_n_sectors(ataid[pccb->target]);
 856         if (cap64 > 0x100000000ULL)
 857                 cap64 = 0xffffffff;
 858
 859         cap = cpu_to_be32(cap64);
 860         memcpy(pccb->pdata, &cap, sizeof(cap));
 861
 862         block_size = cpu_to_be32((u32)512);
 863         memcpy(&pccb->pdata[4], &block_size, 4);
 864
 865         return 0;
 866 }
 867
 868
 869 /*
 870  * SCSI READ CAPACITY16 command operation.
 871  */
 872 static int ata_scsiop_read_capacity16(ccb *pccb)
 873 {
 874         u64 cap;
 875         u64 block_size;
 876
 877         if (!ataid[pccb->target]) {
 878                 printf("scsi_ahci: SCSI READ CAPACITY16 command failure. "
 879                        "\tNo ATA info!\n"
 880                        "\tPlease run SCSI commmand INQUIRY firstly!\n");
 881                 return -EPERM;
 882         }
 883
 884         cap = ata_id_n_sectors(ataid[pccb->target]);
 885         cap = cpu_to_be64(cap);
 886         memcpy(pccb->pdata, &cap, sizeof(cap));
 887
 888         block_size = cpu_to_be64((u64)512);
 889         memcpy(&pccb->pdata[8], &block_size, 8);
 890
 891         return 0;
 892 }
 893
 894
 895 /*
 896  * SCSI TEST UNIT READY command operation.
 897  */
 898 static int ata_scsiop_test_unit_ready(ccb *pccb)
 899 {
 900         return (ataid[pccb->target]) ? 0 : -EPERM;
 901 }
 902
 903
 904 int scsi_exec(ccb *pccb)
 905 {
 906         int ret;
 907
 908         switch (pccb->cmd[0]) {
 909         case SCSI_READ16:
 910         case SCSI_READ10:
 911                 ret = ata_scsiop_read_write(pccb, 0);
 912                 break;
 913         case SCSI_WRITE10:
 914                 ret = ata_scsiop_read_write(pccb, 1);
 915                 break;
 916         case SCSI_RD_CAPAC10:
 917                 ret = ata_scsiop_read_capacity10(pccb);
 918                 break;
 919         case SCSI_RD_CAPAC16:
 920                 ret = ata_scsiop_read_capacity16(pccb);
 921                 break;
 922         case SCSI_TST_U_RDY:
 923                 ret = ata_scsiop_test_unit_ready(pccb);
 924                 break;
 925         case SCSI_INQUIRY:
 926                 ret = ata_scsiop_inquiry(pccb);
 927                 break;
 928         default:
 929                 printf("Unsupport SCSI command 0x%02x\n", pccb->cmd[0]);
 930                 return false;
 931         }
 932
 933         if (ret) {
 934                 debug("SCSI command 0x%02x ret errno %d\n", pccb->cmd[0], ret);
 935                 return false;
 936         }
 937         return true;
 938
 939 }
 940
 941
 942 void scsi_low_level_init(int busdevfunc)
 943 {
 944         int i;
 945         u32 linkmap;
 946
 947 #ifndef CONFIG_SCSI_AHCI_PLAT
 948         ahci_init_one(busdevfunc);
 949 #endif
 950
 951         linkmap = probe_ent->link_port_map;
 952
 953         for (i = 0; i < CONFIG_SYS_SCSI_MAX_SCSI_ID; i++) {
 954                 if (((linkmap >> i) & 0x01)) {
 955                         if (ahci_port_start((u8) i)) {
 956                                 printf("Can not start port %d\n", i);
 957                                 continue;
 958                         }
 959 #ifdef CONFIG_AHCI_SETFEATURES_XFER
 960                         ahci_set_feature((u8) i);
 961 #endif
 962                 }
 963         }
 964 }
 965
 966 #ifdef CONFIG_SCSI_AHCI_PLAT
 967 int ahci_init(void __iomem *base)
 968 {
 969         int i, rc = 0;
 970         u32 linkmap;
 971
 972         probe_ent = malloc(sizeof(struct ahci_probe_ent));
 973         if (!probe_ent) {
 974                 printf("%s: No memory for probe_ent\n", __func__);
 975                 return -ENOMEM;
 976         }
 977
 978         memset(probe_ent, 0, sizeof(struct ahci_probe_ent));
 979
 980         probe_ent->host_flags = ATA_FLAG_SATA
 981                                 | ATA_FLAG_NO_LEGACY
 982                                 | ATA_FLAG_MMIO
 983                                 | ATA_FLAG_PIO_DMA
 984                                 | ATA_FLAG_NO_ATAPI;
 985         probe_ent->pio_mask = 0x1f;
 986         probe_ent->udma_mask = 0x7f;    /*Fixme,assume to support UDMA6 */
 987
 988         probe_ent->mmio_base = base;
 989
 990         /* initialize adapter */
 991         rc = ahci_host_init(probe_ent);
 992         if (rc)
 993                 goto err_out;
 994
 995         ahci_print_info(probe_ent);
 996
 997         linkmap = probe_ent->link_port_map;
 998
 999         for (i = 0; i < CONFIG_SYS_SCSI_MAX_SCSI_ID; i++) {
1000                 if (((linkmap >> i) & 0x01)) {
1001                         if (ahci_port_start((u8) i)) {
1002                                 printf("Can not start port %d\n", i);
1003                                 continue;
1004                         }
1005 #ifdef CONFIG_AHCI_SETFEATURES_XFER
1006                         ahci_set_feature((u8) i);
1007 #endif
1008                 }
1009         }
1010 err_out:
1011         return rc;
1012 }
1013
1014 void __weak scsi_init(void)
1015 {
1016 }
1017
1018 #endif
1019
1020 /*
1021  * In the general case of generic rotating media it makes sense to have a
1022  * flush capability. It probably even makes sense in the case of SSDs because
1023  * one cannot always know for sure what kind of internal cache/flush mechanism
1024  * is embodied therein. At first it was planned to invoke this after the last
1025  * write to disk and before rebooting. In practice, knowing, a priori, which
1026  * is the last write is difficult. Because writing to the disk in u-boot is
1027  * very rare, this flush command will be invoked after every block write.
1028  */
1029 static int ata_io_flush(u8 port)
1030 {
1031         u8 fis[20];
1032         struct ahci_ioports *pp = &(probe_ent->port[port]);
1033         void __iomem *port_mmio = pp->port_mmio;
1034         u32 cmd_fis_len = 5;    /* five dwords */
1035
1036         /* Preset the FIS */
1037         memset(fis, 0, 20);
1038         fis[0] = 0x27;           /* Host to device FIS. */
1039         fis[1] = 1 << 7;         /* Command FIS. */
1040         fis[2] = ATA_CMD_FLUSH_EXT;
1041
1042         memcpy((unsigned char *)pp->cmd_tbl, fis, 20);
1043         ahci_fill_cmd_slot(pp, cmd_fis_len);
1044         writel_with_flush(1, port_mmio + PORT_CMD_ISSUE);
1045
1046         if (waiting_for_cmd_completed(port_mmio + PORT_CMD_ISSUE,
1047                         WAIT_MS_FLUSH, 0x1)) {
1048                 debug("scsi_ahci: flush command timeout on port %d.\n", port);
1049                 return -EIO;
1050         }
1051
1052         return 0;
1053 }
1054
1055
1056 __weak void scsi_bus_reset(void)
1057 {
1058         /*Not implement*/
1059 }
1060
1061 void scsi_print_error(ccb * pccb)
1062 {
1063         /*The ahci error info can be read in the ahci driver*/
1064 }