]> git.sur5r.net Git - u-boot/blob - drivers/mmc/pxa_mmc.h
Merge branch 'master' of git://git.denx.de/u-boot-cfi-flash
[u-boot] / drivers / mmc / pxa_mmc.h
1 /*
2  *  linux/drivers/mmc/mmc_pxa.h
3  *
4  *  Author: Vladimir Shebordaev, Igor Oblakov
5  *  Copyright:  MontaVista Software Inc.
6  *
7  *  $Id: mmc_pxa.h,v 0.3.1.6 2002/09/25 19:25:48 ted Exp ted $
8  *
9  *  This program is free software; you can redistribute it and/or modify
10  *  it under the terms of the GNU General Public License version 2 as
11  *  published by the Free Software Foundation.
12  */
13 #ifndef __MMC_PXA_P_H__
14 #define __MMC_PXA_P_H__
15
16 /* PXA-250 MMC controller registers */
17
18 /* MMC_STRPCL */
19 #define MMC_STRPCL_STOP_CLK             (0x0001UL)
20 #define MMC_STRPCL_START_CLK            (0x0002UL)
21
22 /* MMC_STAT */
23 #define MMC_STAT_END_CMD_RES            (0x0001UL << 13)
24 #define MMC_STAT_PRG_DONE               (0x0001UL << 12)
25 #define MMC_STAT_DATA_TRAN_DONE         (0x0001UL << 11)
26 #define MMC_STAT_CLK_EN                 (0x0001UL << 8)
27 #define MMC_STAT_RECV_FIFO_FULL         (0x0001UL << 7)
28 #define MMC_STAT_XMIT_FIFO_EMPTY        (0x0001UL << 6)
29 #define MMC_STAT_RES_CRC_ERROR          (0x0001UL << 5)
30 #define MMC_STAT_SPI_READ_ERROR_TOKEN   (0x0001UL << 4)
31 #define MMC_STAT_CRC_READ_ERROR         (0x0001UL << 3)
32 #define MMC_STAT_CRC_WRITE_ERROR        (0x0001UL << 2)
33 #define MMC_STAT_TIME_OUT_RESPONSE      (0x0001UL << 1)
34 #define MMC_STAT_READ_TIME_OUT          (0x0001UL)
35
36 #define MMC_STAT_ERRORS (MMC_STAT_RES_CRC_ERROR|MMC_STAT_SPI_READ_ERROR_TOKEN\
37         |MMC_STAT_CRC_READ_ERROR|MMC_STAT_TIME_OUT_RESPONSE\
38         |MMC_STAT_READ_TIME_OUT|MMC_STAT_CRC_WRITE_ERROR)
39
40 /* MMC_CLKRT */
41 #define MMC_CLKRT_20MHZ                 (0x0000UL)
42 #define MMC_CLKRT_10MHZ                 (0x0001UL)
43 #define MMC_CLKRT_5MHZ                  (0x0002UL)
44 #define MMC_CLKRT_2_5MHZ                (0x0003UL)
45 #define MMC_CLKRT_1_25MHZ               (0x0004UL)
46 #define MMC_CLKRT_0_625MHZ              (0x0005UL)
47 #define MMC_CLKRT_0_3125MHZ             (0x0006UL)
48
49 /* MMC_SPI */
50 #define MMC_SPI_DISABLE                 (0x00UL)
51 #define MMC_SPI_EN                      (0x01UL)
52 #define MMC_SPI_CS_EN                   (0x01UL << 2)
53 #define MMC_SPI_CS_ADDRESS              (0x01UL << 3)
54 #define MMC_SPI_CRC_ON                  (0x01UL << 1)
55
56 /* MMC_CMDAT */
57 #define MMC_CMDAT_SD_4DAT               (0x0001UL << 8)
58 #define MMC_CMDAT_MMC_DMA_EN            (0x0001UL << 7)
59 #define MMC_CMDAT_INIT                  (0x0001UL << 6)
60 #define MMC_CMDAT_BUSY                  (0x0001UL << 5)
61 #define MMC_CMDAT_BCR                   (0x0003UL << 5)
62 #define MMC_CMDAT_STREAM                (0x0001UL << 4)
63 #define MMC_CMDAT_BLOCK                 (0x0000UL << 4)
64 #define MMC_CMDAT_WRITE                 (0x0001UL << 3)
65 #define MMC_CMDAT_READ                  (0x0000UL << 3)
66 #define MMC_CMDAT_DATA_EN               (0x0001UL << 2)
67 #define MMC_CMDAT_R0                    (0)
68 #define MMC_CMDAT_R1                    (0x0001UL)
69 #define MMC_CMDAT_R2                    (0x0002UL)
70 #define MMC_CMDAT_R3                    (0x0003UL)
71
72 /* MMC_RESTO */
73 #define MMC_RES_TO_MAX                  (0x007fUL) /* [6:0] */
74
75 /* MMC_RDTO */
76 #define MMC_READ_TO_MAX                 (0x0ffffUL) /* [15:0] */
77
78 /* MMC_BLKLEN */
79 #define MMC_BLK_LEN_MAX                 (0x03ffUL) /* [9:0] */
80
81 /* MMC_PRTBUF */
82 #define MMC_PRTBUF_BUF_PART_FULL        (0x01UL)
83 #define MMC_PRTBUF_BUF_FULL             (0x00UL    )
84
85 /* MMC_I_MASK */
86 #define MMC_I_MASK_TXFIFO_WR_REQ        (0x01UL << 6)
87 #define MMC_I_MASK_RXFIFO_RD_REQ        (0x01UL << 5)
88 #define MMC_I_MASK_CLK_IS_OFF           (0x01UL << 4)
89 #define MMC_I_MASK_STOP_CMD             (0x01UL << 3)
90 #define MMC_I_MASK_END_CMD_RES          (0x01UL << 2)
91 #define MMC_I_MASK_PRG_DONE             (0x01UL << 1)
92 #define MMC_I_MASK_DATA_TRAN_DONE       (0x01UL)
93 #define MMC_I_MASK_ALL                  (0x07fUL)
94
95
96 /* MMC_I_REG */
97 #define MMC_I_REG_TXFIFO_WR_REQ         (0x01UL << 6)
98 #define MMC_I_REG_RXFIFO_RD_REQ         (0x01UL << 5)
99 #define MMC_I_REG_CLK_IS_OFF            (0x01UL << 4)
100 #define MMC_I_REG_STOP_CMD              (0x01UL << 3)
101 #define MMC_I_REG_END_CMD_RES           (0x01UL << 2)
102 #define MMC_I_REG_PRG_DONE              (0x01UL << 1)
103 #define MMC_I_REG_DATA_TRAN_DONE        (0x01UL)
104 #define MMC_I_REG_ALL                   (0x007fUL)
105
106 /* MMC_CMD */
107 #define MMC_CMD_INDEX_MAX               (0x006fUL)  /* [5:0] */
108 #define CMD(x)  (x)
109
110 #define MMC_DEFAULT_RCA                 1
111
112 #define MMC_BLOCK_SIZE                  512
113 #define MMC_MAX_BLOCK_SIZE              512
114
115 #define MMC_R1_IDLE_STATE               0x01
116 #define MMC_R1_ERASE_STATE              0x02
117 #define MMC_R1_ILLEGAL_CMD              0x04
118 #define MMC_R1_COM_CRC_ERR              0x08
119 #define MMC_R1_ERASE_SEQ_ERR            0x01
120 #define MMC_R1_ADDR_ERR                 0x02
121 #define MMC_R1_PARAM_ERR                0x04
122
123 #define MMC_R1B_WP_ERASE_SKIP           0x0002
124 #define MMC_R1B_ERR                     0x0004
125 #define MMC_R1B_CC_ERR                  0x0008
126 #define MMC_R1B_CARD_ECC_ERR            0x0010
127 #define MMC_R1B_WP_VIOLATION            0x0020
128 #define MMC_R1B_ERASE_PARAM             0x0040
129 #define MMC_R1B_OOR                     0x0080
130 #define MMC_R1B_IDLE_STATE              0x0100
131 #define MMC_R1B_ERASE_RESET             0x0200
132 #define MMC_R1B_ILLEGAL_CMD             0x0400
133 #define MMC_R1B_COM_CRC_ERR             0x0800
134 #define MMC_R1B_ERASE_SEQ_ERR           0x1000
135 #define MMC_R1B_ADDR_ERR                0x2000
136 #define MMC_R1B_PARAM_ERR               0x4000
137
138 #endif /* __MMC_PXA_P_H__ */